【文章內(nèi)容簡介】 =D，JK觸發(fā)器的特性方程，T觸發(fā)器的特性方程。第六章1．時序邏輯電路的輸出不僅與當(dāng)前的輸入有關(guān)，還與其原來的輸出狀態(tài)有關(guān)，具有記憶功能。電路含有記憶元件（雙穩(wěn)態(tài)觸發(fā)器），電路中有反饋路徑。時序邏輯典型功能電路寄存器、鎖存器、計數(shù)器、靜態(tài)隨機(jī)存儲器等。同步時序電路中所有觸發(fā)器由同一時鐘信號控制，觸發(fā)器的狀態(tài)變化是同時進(jìn)行的。異步時序電路中至少有一個觸發(fā)器的時鐘信號源與其他觸發(fā)器不同，各觸發(fā)器的次態(tài)是在其自身的時鐘控制有效時才會產(chǎn)生，電路的狀態(tài)變化不同步。，時序邏輯電路可分為米利(Mealy)型時序電路和莫爾(Moore)型時序電路。米利型時序邏輯電路的輸出是觸發(fā)器狀態(tài)和外部輸入控制的組合邏輯函數(shù)；莫爾型時序邏輯電路的輸出僅受觸發(fā)器狀態(tài)控制，與外部輸入無關(guān)。、狀態(tài)機(jī)、信號分頻、定時、延時等功能，移位寄存器在數(shù)字系統(tǒng)中可以實現(xiàn)移存型計數(shù)、狀態(tài)機(jī)、信號傳輸方式轉(zhuǎn)換等功能。5．集成計數(shù)器可以利用輸出狀態(tài)控制反饋清零或反饋置數(shù)來減少有效狀態(tài)數(shù)。當(dāng)計數(shù)器的清零或預(yù)置控制為異步方式時，產(chǎn)生控制信號的狀態(tài)為無效狀態(tài)；當(dāng)計數(shù)器的清零或預(yù)置控制方式為同步方式（CP脈沖必須同時有效）時，產(chǎn)生控制信號的狀態(tài)為有效效態(tài)。6．集成計數(shù)器可以通過級聯(lián)使有效狀態(tài)數(shù)增加（級聯(lián)計數(shù)器的模相乘）。7．移存型計數(shù)器的狀態(tài)碼周期性循環(huán)變化，并且具有移位特性。移位寄存器采用輸出狀態(tài)控制串行輸入可以實現(xiàn)移存型計數(shù)器。第七章1．多諧振蕩器沒有穩(wěn)定狀態(tài)，輸出自動在“0”和“1”兩個暫穩(wěn)態(tài)間切換，能夠產(chǎn)生頻率一定的矩形脈沖信號。2．施密特觸發(fā)器的輸入可以是模擬信號，輸出是具有兩個穩(wěn)定狀態(tài)的數(shù)字信號。在輸入信號上升達(dá)到上觸發(fā)電平UT+時或下降達(dá)到下觸發(fā)電平UT時，輸出電平翻轉(zhuǎn)。施密特觸發(fā)器能夠?qū)斎胄盘柗冗M(jìn)行整形。3．單穩(wěn)態(tài)觸發(fā)器只有一個穩(wěn)定狀態(tài)。在輸入信號激勵下，輸出進(jìn)入暫穩(wěn)態(tài)，然后自動回到穩(wěn)態(tài)，從而產(chǎn)生寬度恒定的脈沖信號，單穩(wěn)態(tài)觸發(fā)器可以對輸入信號的寬度進(jìn)行整形或?qū)崿F(xiàn)延時、定時功能。4．555定時器有兩個模擬量的輸入，一個開關(guān)量輸出和一個放電管的OC輸出。兩個輸入分別和兩個參考電平U+、U比較。當(dāng)兩個輸入都高于其比較電平時，輸出為低電平、放電管導(dǎo)通；當(dāng)兩個輸入都低于其比較電平時，輸出為高電平、放電管截止；當(dāng)輸入信號的幅度都在兩個參考電平之間時，輸出保持原狀態(tài)。5．555定時器的參考電平U+=－。U+可以通過555定時器的CON端（5腳）外加電壓控制，當(dāng)CON端（5腳）不加控制電壓時，U+等于三分之二的電源電壓值。6．可重復(fù)觸發(fā)的單穩(wěn)態(tài)觸發(fā)器在電路處于暫穩(wěn)態(tài)時，新的觸發(fā)脈沖可以使暫穩(wěn)態(tài)過程重新開始，輸出脈沖的寬度可以由觸發(fā)信號控制無限延長。在輸入脈沖周期小于電路的暫穩(wěn)態(tài)時間時，電路不能回到穩(wěn)態(tài)。第八章1．隨機(jī)存儲器RAM能夠隨時在存儲器任意指定的單元中存、取信息，但系統(tǒng)斷電后存儲信息丟失。只讀存儲器ROM在系統(tǒng)運行中ROM只能讀出指定單元中的信息但不能修改信息，系統(tǒng)斷電存儲器的信息不會丟失。2．存儲器的地址碼位數(shù)n決定了存儲器所含的存儲單元的個數(shù)N（N=2n），即存儲器的字?jǐn)?shù)。存儲器數(shù)據(jù)線的位數(shù)m決定了存儲器的字長。存儲器含有的存儲元總數(shù)稱為存儲容量M，M=Nm（容量等于字?jǐn)?shù)乘以字長）。3．當(dāng)存儲系統(tǒng)的信息字?jǐn)?shù)或字長超過所選存儲器的的字?jǐn)?shù)或字長時需要擴(kuò)展。擴(kuò)展需要的存儲器數(shù)量=擴(kuò)展后的總存儲容量247。單片存儲器容量。第九章1．R2R倒T形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器的輸出電壓范圍與參考電壓的幅值有關(guān)，轉(zhuǎn)換分辨率取決于輸入數(shù)字碼的位數(shù)。2．?dāng)?shù)模轉(zhuǎn)換器輸出的模擬電壓Uo與輸入的數(shù)字值ND成正比，Uo=NDULSB；其中分辨電壓，Uref是參考基準(zhǔn)電壓。3．模數(shù)轉(zhuǎn)換器的輸出數(shù)字值ND，根據(jù)量化方式不同ND的取值可以去零留整或四舍五入，轉(zhuǎn)換誤差ε≈uiNDULSB。模數(shù)轉(zhuǎn)換器的最大輸入電壓uimax=ULSB（2n1），．并行ADC的轉(zhuǎn)換速度最快，但分辨率提高時器件成本劇增。逐位逼近ADC的性價比高，分辨率較高，轉(zhuǎn)換速度較快。雙積分ADC的分辨率可以很高，抗周期性干擾能力強，轉(zhuǎn)換速度最低。參考習(xí)題：、、、、、、、、第三篇：東華大學(xué)2014數(shù)電部分概念總結(jié)專題以PPT內(nèi)容、例題、課本課后題為主。數(shù)電部分概念總結(jié)第一章：十進(jìn)制數(shù)、二進(jìn)制數(shù)、八進(jìn)制數(shù)和十六進(jìn)制數(shù)2．碼制（1）n位有符號二進(jìn)制數(shù)的編碼——正數(shù)編碼的符號位為0、負(fù)數(shù)編碼的符號位為1。正數(shù)的原碼、反碼、補碼相同。負(fù)數(shù)原碼的數(shù)值位等于二進(jìn)制真值的絕對值。負(fù)數(shù)反碼的數(shù)值位為二進(jìn)制真值的絕對值各位取反；負(fù)數(shù)補碼的數(shù)值位為二進(jìn)制真值的絕對值各位取反后加1。（2）二——十進(jìn)制編碼——BCD碼是用四位二進(jìn)制碼對十進(jìn)制數(shù)符編碼，分為8421BCD、5421BCD、2421BCD等有權(quán)碼和余三BCD、格雷BCD等無權(quán)碼。有權(quán)BCD碼的碼符權(quán)值疊加后等于其代表的十進(jìn)制數(shù)符值，無權(quán)BCD碼的碼符沒有權(quán)值意義。十進(jìn)制數(shù)用BCD碼表示時，各碼組的位權(quán)仍為10的n次冪，例如，個位組碼的位權(quán)0為十位組碼的位權(quán)為1 0百位組碼的位權(quán)為10??。（3）可靠性代碼具有易于交錯的編碼規(guī)則——格雷碼相鄰碼組只有一位碼符不同，奇偶校驗碼的校驗位反映了信息位中1符個數(shù)的奇偶性（校驗位與信息位中1符的總個數(shù)為奇或偶）。第二章1． 邏輯函數(shù)的基本概念和表示方法（真值表、邏輯式、邏輯圖、波形圖）。2． 邏輯代數(shù)的基本定律（德?摩根定律）和常用公式。3． 邏輯代數(shù)的對偶規(guī)則、反演規(guī)則、代入規(guī)則。4． 邏輯函數(shù)的最小項（包含函數(shù)所有變量的與項）及其對應(yīng)的編號mi。5． 邏輯函數(shù)的兩種標(biāo)準(zhǔn)形式是標(biāo)準(zhǔn)與或表達(dá)式和標(biāo)準(zhǔn)或與表達(dá)式。（1）最小項表達(dá)式—標(biāo)準(zhǔn)與或式及最小項和式（用編號表示）。（2）最大項表達(dá)式—標(biāo)準(zhǔn)或與式及最大項積式（用編號表示）（3）函數(shù)最小項和式的編號與其最大項積式的編號互補；6．一般與或表達(dá)式可以通過對與項乘互補缺失變量之和構(gòu)成最小項表達(dá)式。7．邏輯函數(shù)的最簡與或表達(dá)式是與項最少、與項中變量最少的函數(shù)式；最簡或與表達(dá)式是或項最少、或項中變量最少的函數(shù)式。8．邏輯函數(shù)的化簡（1）公式法化簡。（2）卡諾圖法化簡。（3）具有無關(guān)項的邏輯函數(shù)表達(dá)式及其化簡。與或表達(dá)式及或與表達(dá)式表示的邏輯函數(shù)的無關(guān)項（約束條件）用邏輯等式表示。第三章1．TTL邏輯門電路的輸入級和輸出級都采用三極管。TTL電路的速度高，輸出級采用推挽形式，帶負(fù)載能力強。（N、P）、開啟電壓絕對值相同的MOS管組成邏輯門電路。CMOS電路的工作電源范圍寬，靜態(tài)功耗極小、輸出擺幅大，抗干擾能力強。3．OC（集電極開路）門可以互相連接并接上拉電阻后實現(xiàn)“線與”功能（并接后的輸出函數(shù)等于各OC邏輯門的輸出函數(shù)相與）。4．三態(tài)（TSL）邏輯門具有輸入使能控制，使電路的輸出有高電平、低電平、高阻三種狀