【文章內(nèi)容簡介】 2n。3．3線8線譯碼器74LS138輸入3位二進(jìn)制碼，輸出8個(gè)表示不同輸入碼組的低電平有效的信號(hào)。當(dāng)使能有效時(shí)，3線8線譯碼器的輸出是輸入碼變量全部最小項(xiàng)的反函數(shù)。4．七段顯示譯碼器輸入4位二進(jìn)制代碼，輸出7個(gè)控制數(shù)碼顯示管段極的信號(hào)。正常顯示時(shí)，共陰顯示管的公共極接低電位，段極信號(hào)高電平有效；共陽顯示管的公共極接高電位，段極信號(hào)低電平有效。5．?dāng)?shù)據(jù)選擇器的邏輯功能是根據(jù)n位選擇碼的狀態(tài)從2n個(gè)數(shù)據(jù)輸入中選擇一個(gè)到輸出。如4選1數(shù)據(jù)選擇器74LS158選1數(shù)據(jù)選擇器74LS151。6．當(dāng)多位數(shù)二進(jìn)制數(shù)相加時(shí)，每一位的加運(yùn)算不僅需要考慮本位的兩個(gè)加數(shù)，還要考慮低位的進(jìn)位，稱為“全加”運(yùn)算。全加器實(shí)現(xiàn)的是三個(gè)一位的二進(jìn)制數(shù)加法運(yùn)算，輸出一位二進(jìn)制運(yùn)算和以及向高位的進(jìn)位信號(hào)。7．?dāng)?shù)值比較器7485的功能是對(duì)輸入的兩組4位的二進(jìn)制數(shù)A（A3~A0）和B（B3~B0）進(jìn)行比較，用三個(gè)高電平有效的開關(guān)量AB、Ab，a8．邏輯函數(shù)式中的互補(bǔ)變量是存在競爭條件的變量，該變量變化時(shí)可能產(chǎn)生冒險(xiǎn)現(xiàn)象。消除競爭冒險(xiǎn)的方法有加選通信號(hào)、修改邏輯設(shè)計(jì)增加冗余項(xiàng)、加濾波電容。第五章1．雙穩(wěn)態(tài)觸發(fā)器是時(shí)序邏輯電路的基本元件。根據(jù)激勵(lì)功能分為 RS、D、JK、T和T’觸發(fā)器。觸發(fā)器的觸發(fā)方式分為直接觸發(fā)、電平觸發(fā)和邊沿觸發(fā)。直接觸發(fā)的觸發(fā)器狀態(tài)變化只受激勵(lì)信號(hào)控制；電平觸發(fā)的觸發(fā)器在使能電平有效時(shí)狀態(tài)隨激勵(lì)功能改變；邊沿觸發(fā)的觸發(fā)器在CP脈沖信號(hào)的有效邊沿時(shí)狀態(tài)隨激勵(lì)功能改變。2．觸發(fā)器的特性方程描述了觸發(fā)條件滿足時(shí)次態(tài)與激勵(lì)、現(xiàn)態(tài)的邏輯關(guān)系。D觸發(fā)器的特性方程Qn+1=D，JK觸發(fā)器的特性方程Qn+1=JQn+KQn，T觸發(fā)器的特性方程Qn+1=T197。Qn。第六章1．時(shí)序邏輯電路的輸出不僅與當(dāng)前的輸入有關(guān)，還與其原來的輸出狀態(tài)有關(guān)，具有記憶功能。電路含有記憶元件（雙穩(wěn)態(tài)觸發(fā)器），電路中有反饋路徑。時(shí)序邏輯典型功能電路寄存器、鎖存器、計(jì)數(shù)器、靜態(tài)隨機(jī)存儲(chǔ)器等。同步時(shí)序電路中所有觸發(fā)器由同一時(shí)鐘信號(hào)控制，觸發(fā)器的狀態(tài)變化是同時(shí)進(jìn)行的。異步時(shí)序電路中至少有一個(gè)觸發(fā)器的時(shí)鐘信號(hào)源與其他觸發(fā)器不同，各觸發(fā)器的次態(tài)是在其自身的時(shí)鐘控制有效時(shí)才會(huì)產(chǎn)生，電路的狀態(tài)變化不同步。，時(shí)序邏輯電路可分為米利(Mealy)型時(shí)序電路和莫爾(Moore)型時(shí)序電路。米利型時(shí)序邏輯電路的輸出是觸發(fā)器狀態(tài)和外部輸入控制的組合邏輯函數(shù)；莫爾型時(shí)序邏輯電路的輸出僅受觸發(fā)器狀態(tài)控制，與外部輸入無關(guān)。、狀態(tài)機(jī)、信號(hào)分頻、定時(shí)、延時(shí)等功能，移位寄存器在數(shù)字系統(tǒng)中可以實(shí)現(xiàn)移存型計(jì)數(shù)、狀態(tài)機(jī)、信號(hào)傳輸方式轉(zhuǎn)換等功能。5．集成計(jì)數(shù)器可以利用輸出狀態(tài)控制反饋清零或反饋置數(shù)來減少有效狀態(tài)數(shù)。當(dāng)計(jì)數(shù)器的清零或預(yù)置控制為異步方式時(shí)，產(chǎn)生控制信號(hào)的狀態(tài)為無效狀態(tài)；當(dāng)計(jì)數(shù)器的清零或預(yù)置控制方式為同步方式（CP脈沖必須同時(shí)有效）時(shí)，產(chǎn)生控制信號(hào)的狀態(tài)為有效效態(tài)。6．集成計(jì)數(shù)器可以通過級(jí)聯(lián)使有效狀態(tài)數(shù)增加（級(jí)聯(lián)計(jì)數(shù)器的模相乘）。7．移存型計(jì)數(shù)器的狀態(tài)碼周期性循環(huán)變化，并且具有移位特性。移位寄存器采用輸出狀態(tài)控制串行輸入可以實(shí)現(xiàn)移存型計(jì)數(shù)器。第七章1．多諧振蕩器沒有穩(wěn)定狀態(tài)，輸出自動(dòng)在“0”和“1”兩個(gè)暫穩(wěn)態(tài)間切換，能夠產(chǎn)生頻率一定的矩形脈沖信號(hào)。2．施密特觸發(fā)器的輸入可以是模擬信號(hào)，輸出是具有兩個(gè)穩(wěn)定狀態(tài)的數(shù)字信號(hào)。在輸入信號(hào)上升達(dá)到上觸發(fā)電平UT+時(shí)或下降達(dá)到下觸發(fā)電平UT時(shí)，輸出電平翻轉(zhuǎn)。施密特觸發(fā)器能夠?qū)斎胄盘?hào)幅度進(jìn)行整形。3． 單穩(wěn)態(tài)觸發(fā)器只有一個(gè)穩(wěn)定狀態(tài)。在輸入信號(hào)激勵(lì)下，輸出進(jìn)入暫穩(wěn)態(tài)，然后自動(dòng)回到穩(wěn)態(tài)，從而產(chǎn)生寬度恒定的脈沖信號(hào)，單穩(wěn)態(tài)觸發(fā)器可以對(duì)輸入信號(hào)的寬度進(jìn)行整形或?qū)崿F(xiàn)延時(shí)、定時(shí)功能。4． 555定時(shí)器有兩個(gè)模擬量的輸入，一個(gè)開關(guān)量輸出和一個(gè)放電管的OC輸出。兩個(gè)輸入分別和兩個(gè)參考電平U+、U比較。當(dāng)兩個(gè)輸入都高于其比較電平時(shí)，輸出為低電平、放電管導(dǎo)通；當(dāng)兩個(gè)輸入都低于其比較電平時(shí)，輸出為高電平、放電管截止；當(dāng)輸入信號(hào)的幅度都在兩個(gè)參考電平之間時(shí)，輸出保持原狀態(tài)。5． 555定時(shí)器的參考電平U+=－。U+可以通過555定時(shí)器的CON端（5腳）外加電壓控制，當(dāng)CON端（5腳）不加控制電壓時(shí)，U+等于三分之二的電源電壓值。6． 可重復(fù)觸發(fā)的單穩(wěn)態(tài)觸發(fā)器在電路處于暫穩(wěn)態(tài)時(shí)，新的觸發(fā)脈沖可以使暫穩(wěn)態(tài)過程重新開始，輸出脈沖的寬度可以由觸發(fā)信號(hào)控制無限延長。在輸入脈沖周期小于電路的暫穩(wěn)態(tài)時(shí)間時(shí)，電路不能回到穩(wěn)態(tài)。第八章1． 隨機(jī)存儲(chǔ)器RAM能夠隨時(shí)在存儲(chǔ)器任意指定的單元中存、取信息，但系統(tǒng)斷電后存儲(chǔ)信息丟失。只讀存儲(chǔ)器ROM在系統(tǒng)運(yùn)行中ROM只能讀出指定單元中的信息但不能修改信息，系統(tǒng)斷電存儲(chǔ)器的信息不會(huì)丟失。2． 存儲(chǔ)器的地址碼位數(shù)n決定了存儲(chǔ)器所含的存儲(chǔ)單元的個(gè)數(shù)N（N =2 n），即存儲(chǔ)器的字?jǐn)?shù)。存儲(chǔ)器數(shù)據(jù)線的位數(shù)m決定了存儲(chǔ)器的字長。存儲(chǔ)器含有的存儲(chǔ)元總數(shù)稱為存儲(chǔ)容量M，M = N m（容量等于字?jǐn)?shù)乘以字長）。3． 當(dāng)存儲(chǔ)系統(tǒng)的信息字?jǐn)?shù)或字