數(shù)電填空-選擇-判斷(編輯修改稿)
2025-07-19 15:25 本頁面
【文章內(nèi)容簡介】 數(shù)表決器電路。第三章一、選擇題1．若在編碼器中有50個(gè)編碼對(duì)象，則要求輸出二進(jìn)制代碼位數(shù)為 B 位。 ，其地址輸入（選擇控制輸入）端有 C 個(gè)。 3．四選一數(shù)據(jù)選擇器的數(shù)據(jù)輸出Y與數(shù)據(jù)輸入Xi和地址碼Ai之間的邏輯表達(dá)式為Y= A 。A. B. C. D. E 個(gè)。 5．在下列邏輯電路中，不是組合邏輯電路的有 D 。 7．以下電路中，加以適當(dāng)輔助門電路， B 適于實(shí)現(xiàn)單輸出組合邏輯電路。 8．用四選一數(shù)據(jù)選擇器實(shí)現(xiàn)函數(shù)Y=，應(yīng)使 A 。=D2=0，D1=D3=1 =D2=1，D1=D3=0=D1=0，D2=D3=1 =D1=1，D2=D3=09．用三線八線譯碼器74LS138和輔助門電路實(shí)現(xiàn)邏輯函數(shù)Y=，應(yīng) AB 。，Y= ，Y=，Y= ，Y=下列各型號(hào)中屬于優(yōu)先編碼器是（ C ）。A、74LS85 B、74LS138 C、74LS148 D、74LS481八輸入端的編碼器按二進(jìn)制數(shù)編碼時(shí)，輸出端的個(gè)數(shù)是（ B ）。A、2個(gè) B、3個(gè) C、4個(gè) D、8個(gè)1四輸入的譯碼器，其輸出端最多為（ D ）。A、4個(gè) B、8個(gè) C、10個(gè) D、16個(gè)1當(dāng)74LS148的輸入端按順序輸入11011101時(shí)，輸出為（ C ）。A、101 B、010 C、001 D、1101譯碼器的輸入量是（ A ）。A、二進(jìn)制 B、八進(jìn)制 C、十進(jìn)制 D、十六進(jìn)制1編碼器的輸出量是（ A ）。A、二進(jìn)制 B、八進(jìn)制 C、十進(jìn)制 D、十六進(jìn)制1組合邏輯電路一般由（ A ）組合而成A、門電路 B、觸發(fā)器 C、計(jì)數(shù)器 D、寄存器1以下哪個(gè)編碼不能是二－十進(jìn)制譯碼器的輸入編碼（ B ） A 0000 B 1010 C 1001 D 0011 18線—3線優(yōu)先編碼器的輸入為I0—I7 ，當(dāng)優(yōu)先級(jí)別最高的I7有效時(shí)，其輸出的值是（ C ）。A．111 B. 010 C. 000 D. 101十六路數(shù)據(jù)選擇器的地址輸入（選擇控制）端有（ C ）個(gè)。 A．16 2已知74LS138譯碼器的輸入三個(gè)使能端（E1=1， E2A = E2B=0）時(shí)，地址碼A2A1A0=011，則輸出 Y7 ～Y0是( C ) 。 A. 11111101 B. 10111111 C. 11110111 D. 11111111二、判斷題：組合邏輯電路的輸出只取決于輸入信號(hào)的現(xiàn)態(tài)。 （ 對(duì) ）3線—8線譯碼器電路是三—八進(jìn)制譯碼器。 （ 錯(cuò) ）已知邏輯功能，求解邏輯表達(dá)式的過程稱為邏輯電路的設(shè)計(jì)。 （ 對(duì) ）編碼電路的輸入量一定是人們熟悉的十進(jìn)制數(shù)。 （ 錯(cuò) ）74LS138集成芯片可以實(shí)現(xiàn)任意變量的邏輯函數(shù)。 （ 錯(cuò) ）組合邏輯電路中的每一個(gè)門實(shí)際上都是一個(gè)存儲(chǔ)單元。 （ 錯(cuò) ）共陰極結(jié)構(gòu)的顯示器需要低電平驅(qū)動(dòng)才能顯示。 （ 錯(cuò) ）只有最簡的輸入、輸出關(guān)系，才能獲得結(jié)構(gòu)最簡的邏輯電路。 （ 對(duì) ）能將某種特定信息轉(zhuǎn)換成機(jī)器識(shí)別的 二進(jìn) 制數(shù)碼的 組合 邏輯電路，稱之為 編碼 器；能將機(jī)器識(shí)別的 二進(jìn) 制數(shù)碼轉(zhuǎn)換成人們熟悉的 十進(jìn) 制或某種特定信息的 組合 邏輯電路，稱為 譯碼 器；74LS85是常用的 組合 邏輯電路 譯碼 器。在多數(shù)數(shù)據(jù)選送過程中，能夠根據(jù)需要將其中任意一路挑選出來的電路，稱之為 數(shù)據(jù)選擇 器，也叫做 多路 開關(guān)。74LS147是 10 線— 4 線的集成優(yōu)先編碼器；74LS148芯片是 8 線— 3 線的集成優(yōu)先編碼器。兩片集成譯碼器74LS138芯片級(jí)聯(lián)可構(gòu)成一個(gè) 4 線— 16 線譯碼器。組合邏輯電路的邏輯特點(diǎn)是，任意時(shí)刻的輸出狀態(tài)僅取決于該時(shí)刻的當(dāng)前輸入狀態(tài)，而與信號(hào)作用前的電路無關(guān)。BCD七段譯碼器輸入的是 4 位 二進(jìn)制 碼。輸出端有 7 個(gè)。74LS138是3線—8線譯碼器，譯碼為輸出低電平有效，若輸入為A2A1A0=110時(shí)，輸出 應(yīng)為 10111111 。第四章一、選擇題 B 位二進(jìn)制數(shù)碼的寄存器。 C. 2N－1 2．在下列觸發(fā)器中，有約束條件的是 C 。 F/F F/F F/F F/F3．一個(gè)觸發(fā)器可記錄一位二進(jìn)制代碼，它有 C 個(gè)穩(wěn)態(tài)。 4．存儲(chǔ)8位二進(jìn)制信息要 D 個(gè)觸發(fā)器。 5．對(duì)于T觸發(fā)器，若原態(tài)Qn=0，欲使新態(tài)Qn+1=1，應(yīng)使輸入T= BD 。 D.6．對(duì)于T觸發(fā)器，若原態(tài)Qn=1，欲使新態(tài)Qn+1=1，應(yīng)使輸入T= AC 。
職業(yè)教育相關(guān)推薦
鄂ICP備17016276號(hào)-1