數(shù)電填空-選擇-判斷-資料下載頁(yè)
2025-06-22 15:25本頁(yè)面
【正文】 個(gè)，具有 置0 和 置1 的功能。1觸發(fā)器的邏輯功能通常可用 特征方程 、 狀態(tài)轉(zhuǎn)換圖 、 功能真值表 和 時(shí)序波形圖 等多種方法進(jìn)行描述。1組合邏輯電路的基本單元是 門電路 ，時(shí)序邏輯電路的基本單元是 觸發(fā)器 。1JK觸發(fā)器的次態(tài)方程為 Qn+1=j Qn’+K’ Qn ；D觸發(fā)器的次態(tài)方程為 Qn+1= D 。1觸發(fā)器有兩個(gè)互非的輸出端Q和，通常規(guī)定Q=1，=0時(shí)為觸發(fā)器的 1 狀態(tài)；Q=0，=1時(shí)為觸發(fā)器的 0 狀態(tài)。1兩個(gè)與非門組成的基本RS觸發(fā)器，正常工作時(shí)，不允許 0 ，其特征方程為 ，約束條件為 。1同步RS觸發(fā)器，在正常工作時(shí)，不允許輸入端R=S= 1 ，其特征方程為 ，約束條件為 SR=0 。1把JK觸發(fā)器 兩個(gè)輸入端子連在一起作為一個(gè)輸入 就構(gòu)成了T觸發(fā)器，T觸發(fā)器具有的邏輯功能是 保持 和 翻轉(zhuǎn) 。1讓 T 觸發(fā)器恒輸入“1”就構(gòu)成了T39。觸發(fā)器，這種觸發(fā)器僅具有 翻轉(zhuǎn) 功能。第五章一、選擇題1．下列邏輯電路中為時(shí)序邏輯電路的是 C 。 2. N個(gè)觸發(fā)器可以構(gòu)成最大計(jì)數(shù)長(zhǎng)度（進(jìn)制數(shù)）為 D 的計(jì)數(shù)器。 3. N個(gè)觸發(fā)器可以構(gòu)成能寄存 B 位二進(jìn)制數(shù)碼的寄存器。 +1 4．同步時(shí)序電路和異步時(shí)序電路比較，其差異在于后者 B 。 5．一位8421BCD碼計(jì)數(shù)器至少需要 B 個(gè)觸發(fā)器。 ，1，2，3，4，5，6，7這幾個(gè)數(shù)的計(jì)數(shù)器，如果設(shè)計(jì)合理，采用同步二進(jìn)制計(jì)數(shù)器，最少應(yīng)使用 B 級(jí)觸發(fā)器。 7．3位移位寄存器，串行輸入時(shí)經(jīng) C 個(gè)脈沖后，3位數(shù)碼全部移入寄存器中。 8．用二進(jìn)制計(jì)數(shù)器從0做加法計(jì)數(shù)，計(jì)到十進(jìn)制數(shù)178，則最少需要 D 個(gè)觸發(fā)器。 ，則JK端的方程為 AB 。=AB，K= =AB，K= =，K=AB =，K=AB10．若四位同步二進(jìn)制加法計(jì)數(shù)器的初始狀態(tài)為Q3Q2Q1Q0=1100，則經(jīng)過200個(gè)脈沖后，它的狀態(tài)為 D 。A. 0001 1描述時(shí)序邏輯電路功能的兩個(gè)必不可少的重要方程式是（ B ）。A、次態(tài)方程和輸出方程 B、次態(tài)方程和驅(qū)動(dòng)方程 C、驅(qū)動(dòng)方程和時(shí)鐘方程 D、驅(qū)動(dòng)方程和輸出方程1用8421BCD碼作為代碼的十進(jìn)制計(jì)數(shù)器，至少需要的觸發(fā)器個(gè)數(shù)是（ C ）。A、2 B、3 C、4 D、51按觸發(fā)器狀態(tài)轉(zhuǎn)換與時(shí)鐘脈沖CP的關(guān)系分類，計(jì)數(shù)器可分為（ A ）兩大類。A、同步和異步 B、加計(jì)數(shù)和減計(jì)數(shù) C、二進(jìn)制和十進(jìn)制1利用中規(guī)模集成計(jì)數(shù)器構(gòu)成任意進(jìn)制計(jì)數(shù)器的方法是（ B ）A、復(fù)位法 B、預(yù)置數(shù)法 C、級(jí)聯(lián)復(fù)位法1在下列器件中，不屬于時(shí)序邏輯電路的是（ C ）A、計(jì)數(shù)器 B、序列信號(hào)檢測(cè)器 C、全加器 D、寄存器1Mealy型時(shí)序邏輯電路的輸出（ C ）A、只與當(dāng)前外部輸入有關(guān) B、只與電路內(nèi)部狀態(tài)有關(guān)C、與外部輸入和內(nèi)部狀態(tài)都有關(guān) D、與外部輸入和內(nèi)部狀態(tài)都無(wú)關(guān)1時(shí)序邏輯電路中必須有（ B ） A、輸入邏輯變量 B、時(shí)鐘信號(hào) C、計(jì)數(shù)器 D、編碼器0000010100111001011101111某計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換圖如下，其計(jì)數(shù)的容量為( B )A． 八 B. 五 C. 四 D. 三1如果要構(gòu)成52進(jìn)制的計(jì)數(shù)器，需要74LS160 A 片。 A. 2 B. 4 C. 5 D. 6二、判斷題集成計(jì)數(shù)器通常都具有自啟動(dòng)能力。 （對(duì)）使用3個(gè)觸發(fā)器構(gòu)成的計(jì)數(shù)器最多有8個(gè)有效狀態(tài)。 （對(duì)）同步時(shí)序邏輯電路中各觸發(fā)器的時(shí)鐘脈沖CP不一定相同。 （錯(cuò)）利用一個(gè)74LS90可以構(gòu)成一個(gè)十二進(jìn)制的計(jì)數(shù)器。 （錯(cuò)）莫爾型時(shí)序邏輯電路，分析時(shí)可以不寫輸出方程。 （對(duì)）十進(jìn)制計(jì)數(shù)器是用十進(jìn)制數(shù)碼“0～9”進(jìn)行計(jì)數(shù)的。 （錯(cuò)）利用集成計(jì)數(shù)器芯片的預(yù)置數(shù)功能可獲得任意進(jìn)制的計(jì)數(shù)器。 （對(duì)）移位寄存器 74LS194 可串行輸入并行輸出，但不能串行輸入串行輸出。（）三、填空題。1．?dāng)?shù)字電路按照是否有記憶功能通?？煞譃閮深悾航M合邏輯電路、時(shí)序邏輯電路 。2．由四位移位寄存器構(gòu)成的順序脈沖發(fā)生器可產(chǎn)生 4 個(gè)順序脈沖。3．時(shí)序邏輯電路按照其觸發(fā)器是否有統(tǒng)一的時(shí)鐘控制分為 同步 時(shí)序電路和 異步 時(shí)序電路。時(shí)序邏輯電路按照各位觸發(fā)器觸發(fā)器的時(shí)鐘脈沖是否相同可分為 同步時(shí)序邏輯電路 和 異步時(shí)序邏輯電路 兩大類根據(jù)時(shí)序邏輯電路按各位觸發(fā)器接受 時(shí)鐘脈沖控制 信號(hào)的不同，可分為 同 步時(shí)序邏輯電路和 異 步時(shí)序邏輯電路兩大類。通常用 驅(qū)動(dòng)方程 、 狀態(tài)方程 和 輸出方程 來(lái)描述時(shí)序邏輯電路。
職業(yè)教育相關(guān)推薦
鄂ICP備17016276號(hào)-1