模電數(shù)電知識(shí)總結(jié)-資料下載頁(yè)
2025-06-26 05:11本頁(yè)面
【正文】 組合邏輯電路。② 分析組合邏輯電路的步驟大致如下：根據(jù)邏輯電路，從輸入到輸出，寫出各級(jí)邏輯函數(shù)表達(dá)式，直到寫出最后輸出端與輸入信號(hào)的邏輯函數(shù)表達(dá)式；將各邏輯函數(shù)表達(dá)式化簡(jiǎn)和變換，以得到最簡(jiǎn)單的表達(dá)式；根據(jù)化簡(jiǎn)后的邏輯表達(dá)式列出真值表；根據(jù)真值表和簡(jiǎn)化后的邏輯表達(dá)式對(duì)邏輯電路進(jìn)行分析，最后確定其功能。③ 組合邏輯電路的設(shè)計(jì)步驟大致如下：明確實(shí)際問(wèn)題的邏輯功能，并確定輸入輸出變量及表示符號(hào)；根據(jù)對(duì)電路邏輯功能的要求，列出真值表；由真值表寫出邏輯表達(dá)式；簡(jiǎn)化和變換邏輯表達(dá)式，從而畫出邏輯圖。七、 組合邏輯電路中競(jìng)爭(zhēng)冒險(xiǎn)的消除方法。① 發(fā)現(xiàn)并消去互補(bǔ)相乘項(xiàng)。例如，函數(shù)式F=(A+B)(A+C),在B=C=0時(shí)，F(xiàn)=AA，可能出現(xiàn)競(jìng)爭(zhēng)冒險(xiǎn)，若將式子變換為F=AA+AC+AB+BC=AC+AB+BC，便可以消去競(jìng)爭(zhēng)冒險(xiǎn)。② 增加乘積項(xiàng)以避免互補(bǔ)項(xiàng)相加。③ 輸出端并聯(lián)電容器。八、 典型的中規(guī)模組合邏輯器件。包括編碼器、譯碼器、數(shù)據(jù)選擇器、數(shù)值比較器、加法器和算術(shù)邏輯運(yùn)算單元等。這些組合邏輯器件除了具有其基本功能外，通常還具有輸入使能、輸出使能、輸入擴(kuò)展、輸出擴(kuò)展功能，使其功能更加靈活，便于構(gòu)成較復(fù)雜的邏輯系統(tǒng)。九、 鎖存器和觸發(fā)器。① 鎖存器和觸發(fā)器都是具有存儲(chǔ)功能的邏輯電路，是構(gòu)成時(shí)序電路的基本邏輯單元。每個(gè)鎖存器或觸發(fā)器都能存儲(chǔ)1位二值信息，所以又稱為存儲(chǔ)單元或記憶單元。② 鎖存器是對(duì)脈沖電平敏感的電路，它們?cè)谝欢娖阶饔孟赂淖儬顟B(tài)?；維R鎖存器由輸入信號(hào)電平直接控制其狀態(tài)，傳輸門控或邏輯門控鎖存器在使能電平作用下由輸入信號(hào)決定其狀態(tài)。在使能信號(hào)作用期間，門控鎖存器輸出跟隨輸入信號(hào)變化而變化。③ 觸發(fā)器是對(duì)時(shí)鐘脈沖邊沿敏感的電路，根據(jù)不同的電路結(jié)構(gòu)，它們?cè)跁r(shí)鐘脈沖的上升沿或下降沿作用下改變狀態(tài)。目前流行的觸發(fā)器電路主要有主從、維持阻塞和利用傳輸延遲等幾種結(jié)構(gòu)，它們的工作原理各不相同。④ 觸發(fā)器按邏輯功能分類有D觸發(fā)器、JK觸發(fā)器、T（T′）觸發(fā)器和SR觸發(fā)器。它們的功能可用特性表、特性方程和狀態(tài)圖來(lái)描述。觸發(fā)器的電路結(jié)構(gòu)和邏輯功能沒(méi)有必然聯(lián)系。例如JK觸發(fā)器既有主從結(jié)構(gòu)的，也有維持阻塞或利用傳輸延遲結(jié)構(gòu)的。每一種邏輯功能的觸發(fā)器都可以通過(guò)增加門電路和適當(dāng)?shù)耐獠窟B線轉(zhuǎn)換為其他功能的觸發(fā)器。十、 時(shí)序邏輯電路概念、分析和設(shè)計(jì)。①時(shí)序邏輯電路一般由組合電路和存儲(chǔ)電路兩部分構(gòu)成。它們?cè)谌我粫r(shí)刻的輸出不僅是當(dāng)前輸入信號(hào)的函數(shù)，而且還與電路原來(lái)的狀態(tài)有關(guān)。時(shí)序電路可分為同步和異步兩大類。邏輯方程組、狀態(tài)表、狀態(tài)圖和時(shí)序圖從不同方面表達(dá)了時(shí)序電路的邏輯功能，是分析和設(shè)計(jì)時(shí)序電路的主要依據(jù)和手段。②時(shí)序電路的分析，首先按照給定電路列出各邏輯方程組、進(jìn)而列出狀態(tài)表、畫出狀態(tài)圖和時(shí)序圖，最后分析得到電路的邏輯功能。③同步時(shí)序邏輯電路的設(shè)計(jì)，首先根據(jù)邏輯功能的需求，導(dǎo)出原始狀態(tài)圖或原始狀態(tài)表，有必要時(shí)需進(jìn)行狀態(tài)化簡(jiǎn)，繼而對(duì)狀態(tài)進(jìn)行編碼，然后根據(jù)狀態(tài)表導(dǎo)出激勵(lì)方程組和輸出方程組，最后畫出邏輯圖完成設(shè)計(jì)任務(wù)。十一、 典型的時(shí)序集成電路。包括計(jì)數(shù)器和寄存器，應(yīng)用這些集成電路器件，能設(shè)計(jì)出各種不同功能的電子系統(tǒng)。十二、 脈沖波形的變換和產(chǎn)生。 在數(shù)字電路中，常常需要各種脈沖波形，例如時(shí)序電路中的時(shí)鐘脈沖、控制過(guò)程中的定 時(shí)信號(hào)等。這些脈沖信號(hào)的獲取，通常有兩種方法：一種是將已有的非脈沖波 形 通過(guò) 波形變換電路獲得；另一種則是采用脈沖信號(hào)產(chǎn)生電路直接得到。集成單穩(wěn)態(tài)觸發(fā)器分為非重復(fù)觸發(fā)和可重復(fù)觸發(fā)兩大類，在暫穩(wěn)態(tài)期間，出現(xiàn)的觸發(fā)信號(hào)對(duì)非重復(fù)觸發(fā)單穩(wěn)電路沒(méi)有影響，而對(duì)可重復(fù)觸發(fā)單穩(wěn)電路可起到連續(xù)觸發(fā)的 作用。單穩(wěn)態(tài)觸發(fā)器可以作為定時(shí)、延時(shí)和噪聲消除電路。施密特觸發(fā)器實(shí)質(zhì)上是具有滯后特性的邏輯門，它有兩個(gè)閾值電壓。電路狀態(tài)與輸入電壓有關(guān)，不具備記憶功能。施密特觸發(fā)器可用在波形變換、整形和抗干擾、幅度鑒別中。多諧振蕩器是一種在接通電源后，就能產(chǎn)生一定頻率和一定幅度矩形波的自激振蕩器，常作為脈沖信號(hào)源。在頻率穩(wěn)定性要求較高的場(chǎng)合通常采用石英晶體振蕩器。定時(shí)器是一種廣泛應(yīng)用的集成器件，多用于脈沖產(chǎn)生、整形及定時(shí)等。除555定時(shí) 器外，目前還有556（雙定時(shí)器）、558（四定時(shí)器）等。關(guān)于數(shù)電的一些面試試題（15）：同步電路和異步電路的區(qū)別是什么？（仕蘭微電子） 答：同步電路：存儲(chǔ)電路中所有觸發(fā)器的時(shí)鐘輸入端都接同一個(gè)時(shí)鐘脈沖源，因而所有觸發(fā)器的狀態(tài)的變化都與所加的時(shí)鐘脈沖信號(hào)同步。異步電路：電路沒(méi)有統(tǒng)一的時(shí)鐘，有些觸發(fā)器的時(shí)鐘輸入端與時(shí)鐘脈沖源相連，這有這些觸發(fā)器的狀態(tài)變化與時(shí)鐘脈沖同步，而其他的觸發(fā)器的狀態(tài)變化不與時(shí)鐘脈沖同步。什么是同步邏輯和異步邏輯？（漢王筆試）答： 同步邏輯是時(shí)鐘之間有固定的因果關(guān)系。異步邏輯是各時(shí)鐘之間沒(méi)有固定的因果關(guān)系。 什么是線與邏輯，要實(shí)現(xiàn)它，在硬件特性上有什么具體要求？（漢王筆試）答：將兩個(gè)門電路的輸出端并聯(lián)以實(shí)現(xiàn)與邏輯的功能成為線與。在硬件上，要用OC門來(lái)實(shí)現(xiàn)，同時(shí)在輸出端口加一個(gè)上拉電阻。由于不用OC門可能使灌電流過(guò)大，而燒壞邏輯門。說(shuō)說(shuō)對(duì)數(shù)字邏輯中的競(jìng)爭(zhēng)和冒險(xiǎn)的理解，并舉例說(shuō)明競(jìng)爭(zhēng)和冒險(xiǎn)怎樣消除。（仕蘭微 電子）答：在組合邏輯中，由于門的輸入信號(hào)通路中經(jīng)過(guò)了不同的延時(shí)，導(dǎo)致到達(dá)該門的時(shí)間不一致叫競(jìng)爭(zhēng)。產(chǎn)生毛刺叫冒險(xiǎn)。如果布爾式中有相反的信號(hào)則可能產(chǎn)生競(jìng)爭(zhēng)和冒險(xiǎn)現(xiàn)象。解決方法：一是添加布爾式的消去項(xiàng)，二是在芯片外部加電容。 你知道那些常用邏輯電平？TTL與COMS電平可以直接互連嗎？（漢王筆試） 答：常用邏輯電平：12V，5V，；TTL和CMOS不可以直接互連，而CMOS則是有在12V的有在5V的。CMOS輸出接到TTL是可以直接互連。TTL接到CMOS需要在輸出端口加一上拉電阻接到5V或者12V。
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1