【文章內(nèi)容簡(jiǎn)介】 nd miao。architecture arc of miao is ponent count100 port(clk0,clr:in std_logic。secp0,secp1 :out std_logic_vector(3 downto 0)。dout1:out std_logic)。end ponent。ponent tsecond port(enx1,clr:in std_logic。sec1,sec0:out std_logic_vector(3 downto 0)。dout2:out std_logic)。end ponent。ponent tminute0PORT（enx2,clr: IN STD_LOGIC。min1,min0:out std_logic_vector(3 downto 0))。END ponent。signal kdout1,kdout2:std_logic。begin u1: count100 port map(clk0=clknew,clr=cclr,secp0=tsecp0,secp1=tsecp1,dout1=kdout1)。u2: tsecond port map(enx1=kdout1,clr=cclr,sec1=tsec1,sec0=tsec0,dout2=kdout2)。u3: tminute0 port map(enx2=kdout2,clr=cclr,min1=tmin1,min0=tmin0)。end arc。100進(jìn)制模塊 LIBRARY ieee。use 。use 。entity count100 is port(clk0,clr:in std_logic。secp0,secp1 :out std_logic_vector(3 downto 0)。dout1:out std_logic)。end count100。architecture arc of count100 is begin process(clk0,clr)variable t0,t1:std_logic_vector(3 downto 0)。beginif clr=39。139。 then t0:=“0000”。t1:=“0000”。elsif clk039。event and clk0=39。139。 thenif t0=“1001” and t1=“1001” then t0:=“0000”。t1:=“0000”。dout1t0t0:=t0+1。dout1t0:=“0000”。if t1t1:=t1+1。dout1elset1:=“0000”。dout1end if。end if。end if。secp1dout2t1:=“0000”。t0:=“0000”。elsif t0t0:=t0+1。dout2t0:=“0000”。if t1t1:=t1+1。dout2elset1:=“0000”。dout2end if。end if。end if。sec1PORT（enx2,clr: IN STD_LOGIC。min1,min0:out std_logic_vector(3 downto 0))。END tminute0。ARCHITECTURE art OF tminute0 IS BEGINProcess(enx2,clr)variable t1,t0:std_logic_vector(3 downto 0)。beginif clr=39。139。 thent1:=“0000”。t0:=“0000”。elsif enx239。event and enx2=39。139。 thenif t1=“0101”and t0=“1001”thent1:=“0000”。t0:=“0000”。elsif t0t0:=t0+1。elset0:=“0000”。if t1t1:=t1+1。elset1:=“0000”。end if。end if。end if。min1min0end process。end art。各個(gè)仿真結(jié)果正常 其整個(gè)仿真結(jié)果圖為：做完這個(gè)實(shí)驗(yàn)是我由完全不懂到懂了很多的vhdl編程，確實(shí)了解了很多的知識(shí)與技能，同時(shí)這其中也有我的同學(xué)的幫忙與指點(diǎn)以及網(wǎng)上的參考，才讓我能夠順利完成這個(gè)實(shí)驗(yàn)。相信只要?jiǎng)邮肿鼍陀锌赡茏龀?，倘若連不動(dòng)手，不去思考，連做成想法都沒(méi)有，甚至連抄寫的想法也沒(méi)有，結(jié)果注定會(huì)做不成。第二篇：數(shù)電課程設(shè)計(jì)題目：光控計(jì)數(shù)器學(xué)院：核工程技術(shù)學(xué)院專業(yè)：核技術(shù)學(xué)號(hào)：09026103姓名:史鎮(zhèn)瑋作者（簽名）：完成日期：2011年6月日 【課題名稱】 光控計(jì)數(shù)器 【內(nèi)容摘要】利用光線的通斷來(lái)統(tǒng)計(jì)數(shù)目的光控計(jì)數(shù)器。其主要系統(tǒng)組成為：光電轉(zhuǎn)換模塊、整形模塊、時(shí)序控制模塊、計(jì)數(shù)譯碼模塊和顯示模塊，通過(guò)對(duì)光電的轉(zhuǎn)換，由時(shí)序邏輯電路控制，達(dá)到自動(dòng)計(jì)數(shù)的功能?！驹O(shè)計(jì)內(nèi)容及要求】本設(shè)計(jì)主要是利用光線的通斷來(lái)統(tǒng)計(jì)計(jì)數(shù)。要求設(shè)計(jì)兩路光控電路，根據(jù)光控電路產(chǎn)生觸發(fā)脈沖的先后順序，來(lái)判斷計(jì)數(shù)器進(jìn)行加或減計(jì)數(shù)，要求計(jì)數(shù)器的最大計(jì)數(shù)容量為99，用數(shù)碼管顯示數(shù)字，并設(shè)置手動(dòng)復(fù)位?！驹O(shè)計(jì)原理】 1工作原理首先由光控電路將接收的光信號(hào)轉(zhuǎn)換為電信號(hào)，經(jīng)由555定時(shí)器組成的施密特觸發(fā)器整形和555定時(shí)器組成的單穩(wěn)態(tài)觸發(fā)器觸發(fā)脈沖，輸出計(jì)數(shù)脈沖信號(hào)。再通過(guò)計(jì)數(shù)器和譯碼器，在數(shù)碼顯示管上顯示數(shù)目的增加或減少，實(shí)現(xiàn)自動(dòng)計(jì)數(shù)的功能。整個(gè)系統(tǒng)由五個(gè)部分組成：光控電路、觸發(fā)脈沖、加減計(jì)數(shù)、顯示譯碼和數(shù)碼顯示，其工作原理框圖如下：（見(jiàn)附錄）【單元電路設(shè)計(jì)及原理】 光電轉(zhuǎn)換電路用于將光信號(hào)轉(zhuǎn)換為系統(tǒng)所需的電信號(hào)。由于需要進(jìn)行數(shù)目的加和減的運(yùn)算，此部分需要兩個(gè)相同的光控電路。每個(gè)電路的組成為：一個(gè)施密特觸發(fā)器和單穩(wěn)態(tài)觸發(fā)器。當(dāng)光敏電阻處于光照時(shí)，電阻阻值較低，單穩(wěn)態(tài)輸出低電平。當(dāng)遮住第一光敏電阻光時(shí)，電阻升高，單穩(wěn)態(tài)觸發(fā)器輸出高，進(jìn)入暫穩(wěn)態(tài)， 施密特觸發(fā)器：一個(gè)555定時(shí)器芯片、RRG（光敏電阻），當(dāng)RG有光照時(shí)，電阻下降。隨之，TH端電壓下降，輸出端3口輸出高電平。反之，RG弱光時(shí)，電阻升高，TH端電壓升高，3輸出低電平。單穩(wěn)態(tài)觸發(fā)器：用555芯片構(gòu)成單穩(wěn)觸發(fā)器，每次觸發(fā)產(chǎn)生一個(gè)1s左右的方波脈沖。當(dāng)從施密特觸發(fā)器3輸出，單穩(wěn)態(tài)觸發(fā)器2（TR）輸入高電平，3端立刻輸出低電平。隨之，當(dāng)2輸入低電平，3隨即輸出高電平。然而，當(dāng)2馬上輸入高電平時(shí)，3輸出將維持一段時(shí)間，進(jìn)入暫穩(wěn)態(tài)。維持時(shí)間：Tw=RC ln3 = 時(shí)序控制電路時(shí)序控制電路在本課題中主要用于判斷計(jì)數(shù)的增加或是減少，在此選用了一個(gè)雙D觸發(fā)器74LS774LS00芯片來(lái)實(shí)現(xiàn)。74LS74雙D觸發(fā)器，用于和其它芯片一起構(gòu)成時(shí)序邏輯電路。由于74LS74是上升邊沿觸發(fā)的邊沿D觸發(fā)器，電路結(jié)構(gòu)是維特—阻塞型的，所以又稱維特—阻塞觸發(fā)器。它要求控制端D的信號(hào)應(yīng)超前CP脈沖上升邊沿2Tpd1時(shí)間建立，并要求在CP脈沖觸發(fā)邊沿到來(lái)后繼續(xù)維持1Tpd1時(shí)間（此處的Tpd1是TTL門的平均傳輸延遲時(shí)間）當(dāng)上端3輸出由低到高的電平，在其維持的時(shí)間段中，給下端3輸入一由低到高的電平，給D觸發(fā)器CP一上升沿。這是，D觸發(fā)器工作 Q′=D′=0，同時(shí)兩與非門的輸出由低到高變化，給了下一模塊一上升沿。計(jì)數(shù)和譯碼和顯示部分計(jì)數(shù)部分由兩片74LS191異步級(jí)聯(lián)而成。譯碼部分是由兩片74LS47來(lái)完成，顯示部分是由兩個(gè)共陰極LED數(shù)碼顯示管。用于接收計(jì)數(shù)脈沖信號(hào)并將其轉(zhuǎn)化成單獨(dú)的信號(hào)輸出并顯示。74LS191 74LS191是集成4位同步二進(jìn)制加減計(jì)數(shù)器，可執(zhí)行十六進(jìn)制加減法計(jì)數(shù)及異步置數(shù)功能?？赏ㄟ^(guò)外電路連接構(gòu)成其他進(jìn)制的計(jì)數(shù)器，本課題連接成十進(jìn)制計(jì)數(shù)器。當(dāng)14(CP)來(lái)上升沿時(shí)，191(1)開始計(jì)數(shù)，分為兩種情況，U′/D輸入為0，則進(jìn)行加法計(jì)數(shù)，U′/D輸入為1時(shí)，進(jìn)行減法計(jì)數(shù)。同時(shí)，2和7接與非門，輸出端接置數(shù)端LD′和191(2)CP，191(1)的2和7輸出1時(shí)，(2)CP為0，下一狀態(tài)為1，上升沿到，進(jìn)位計(jì)數(shù)。74LS47和數(shù)碼管 兩個(gè)譯碼器和兩個(gè)數(shù)碼管來(lái)完成，用于接收計(jì)數(shù)脈沖信號(hào)并將其轉(zhuǎn)化成單獨(dú)的信號(hào)輸出并顯示。當(dāng)47譯碼器3端接地，數(shù)碼管全部顯示。【參數(shù)計(jì)數(shù)及器件選擇】。第一個(gè)，有光，Rg=，無(wú)光時(shí)，Rg=。第二個(gè)，有光，Rg=，無(wú)光時(shí)，Rg=。根據(jù)1/3Rg(無(wú)光)≤R1≤2/3Rg(有光)，選擇R1=R3=10KΩ。將數(shù)碼顯示管的的3端接地，用高電平依次接到除8以外的其他端，發(fā)現(xiàn)無(wú)任何顯示。說(shuō)明使用的是共陽(yáng)極數(shù)碼顯示管，應(yīng)在3腳或8腳加電源（中間接限流電阻）。經(jīng)再次測(cè)試，數(shù)碼管顯示正常。【組裝與調(diào)試】整個(gè)電路分為三個(gè)模塊進(jìn)行組裝調(diào)試，分析。施密特觸發(fā)器與單穩(wěn)態(tài)觸發(fā)器的調(diào)試按圖接好電路，R1選擇10KΩ，接通電源