模電數(shù)電題面試題集錦(編輯修改稿)
2025-04-21 04:57 本頁面
【文章內(nèi)容簡介】 布局和布線的工具為Altera公司的Quartus II和 Maxplus II、Xilinx公司的ISE和Foudation。4)Maxplus II和Foudation分別為Altera公司和Xilinx公司的第一代產(chǎn)品，所以布局布線一般使用Quartus II和ISE。后仿真1)時序仿真2)驗證設(shè)計一旦編程或配置將能在目標(biāo)工藝?yán)锕ぷ鳎ㄊ褂脮r間延遲）。3)所用工具同前仿真所用軟件。時序分析1)一般借助布局布線工具自帶的時序分析工具，也可以使用Synopsys公司的 PrimeTime軟件和Mentor Graphics公司的Tau timing analysis軟件。驗證合乎性能規(guī)范1)驗證合乎性能規(guī)范，如果不滿足，回到第一步。版圖設(shè)計1)驗證版版圖設(shè)計。2)在板編程和測試器件 從RTL synthesis到tape out之間的設(shè)計flow,并列出其中各步使用的tool. Asic的design flow。1. 包括系統(tǒng)結(jié)構(gòu)分析設(shè)計、RTL編碼以及功能驗證；2. 邏輯綜合、PreLayout STA以及形式驗證（RTL代碼與邏輯綜合生成的Netlist之間）；3. Floorplan、Placement、ClockTree插入以及全局布線（Global Routing）4. 形式驗證（邏輯綜合的Netlist與帶有CT信息的Netlist之間）、STA；5. Detailed Routing，DRC；6. Postlayout STA，帶有反標(biāo)延遲信息的門級仿真；7. TapeOut寫出asic前期設(shè)計的流程和相應(yīng)的工具。前期設(shè)計流程：1. 包括系統(tǒng)結(jié)構(gòu)分析設(shè)計、RTL編碼以及功能驗證；2. 邏輯綜合、PreLayout STA以及形式驗證（RTL代碼與邏輯綜合生成的Netlist之間）；3. 形式驗證（邏輯綜合的Netlist與帶有CT信息的Netlist之間）、STA；4. Postlayout STA，帶有反標(biāo)延遲信息的門級仿真；1集成電路前段設(shè)計流程，寫出相關(guān)的工具 先介紹下IC開發(fā)流程： 1.）代碼輸入（design input) 用vhdl或者是verilog語言來完成器件的功能描述，生成hdl代碼 語言輸入工具：SUMMIT 、VISUALHDL、MENTOR、RENIOR 圖形輸入:poser(cadence)、viewlogic (viewdraw) 2.）電路仿真（circuit simulation) 將vhd代碼進(jìn)行先前邏輯仿真，驗證功能描述是否正確 數(shù)字電路仿真工具：Verolog：CADENCE、VeroligXL、SYNOPSYS、VCS、MENTOR Modlesim VHDL :CADENCE、NCvhdl、YNOPSYS、VSS、MENTOR、Modlesim 模擬電路仿真工具：ANTI HSpice pspice、spectre micro microwave:eesoft : hp 3.）邏輯綜合（synthesis tools) 邏輯綜合工具可以將設(shè)計思想vhd代碼轉(zhuǎn)化成對應(yīng)一定工藝手段的門級電路；將初級仿真中所沒有考慮的門沿（gates delay）反標(biāo)到生成的門級網(wǎng)表中,返回電路仿真階段進(jìn)行再仿真。最終仿真結(jié)果生成的網(wǎng)表稱為物理網(wǎng)表。 1請簡述一下設(shè)計后端的整個流程？（仕蘭微面試題目） 1是否接觸過自動布局布線？請說出一兩種工具軟件。自動布局布線需要哪些基本元素？（仕蘭微面試題目） 1描述你對集成電路工藝的認(rèn)識。（仕蘭微面試題目） 1列舉幾種集成電路典型工藝。,？（仕蘭微面試題目） 1請描述一下國內(nèi)的工藝現(xiàn)狀。（仕蘭微面試題目） 1半導(dǎo)體工藝中，摻雜有哪幾種方式？（仕蘭微面試題目） 1描述CMOS電路中閂鎖效應(yīng)產(chǎn)生的過程及最后的結(jié)果？（仕蘭微面試題目）1解釋latchup現(xiàn)象和Antenna effect和其預(yù)防措施.（未知） 什么叫Latchup?（科廣試題） 2什么叫窄溝效應(yīng)? （科廣試題） 2什么是NMOS、PMOS、CMOS？什么是增強(qiáng)型、耗盡型？什么是PNP、NPN？他們有什么差別？（仕蘭微面試題目） 2硅柵COMS工藝中N阱中做的是P管還是N管，N阱的阱電位的連接有什么要求？（仕蘭微面試題目） 2畫出CMOS晶體管的CROSSOVER圖（應(yīng)該是縱剖面圖），給出所有可能的傳輸特性和轉(zhuǎn)移特性。（Infineon筆試試題） 2以interver為例,寫出N阱CMOS的process流程,并畫出剖面圖。（科廣試題） 2Please explain how we describe the resistance in semiconductor.
高考資料相關(guān)推薦
鄂ICP備17016276號-1