【文章內(nèi)容簡介】 1）為相位控制方程，它的物理意義是 （ 1） ??te? 是鑒相器的輸入信號與壓控振蕩器輸出信號之間的瞬時相位差； （ 2） ? ? ? ?tppKKK eFVd ?sin1稱控制相位差，它是 ??te? 通過鑒相器、環(huán)路濾波器逐級處理而得到的相位控制量； 相位控制方程描述了環(huán)路相位的動態(tài)平衡關(guān)系，即在任何時刻，環(huán)路的瞬時相位差 ??te? 和控制相位差之代數(shù)和等于輸入信號以相位 t0? 為參考的瞬——K d sin ［ ］Θ V ( t )Θ 1 ( t ) Θ e ( t )圖 2 － 10 鑒相器的數(shù)字模型KvpK F ( p )u c ( t )u d ( t ) Θ V ( t )21 圖 鑒相器的數(shù)學模型 用公式編輯器重新輸入 7 時相位。 使用前置分頻器的鎖相頻率合成器的組成 基本鎖相頻率合成器中， VCO 輸出頻率直接加到可編程分頻器上。各種工藝的可編程分頻器都有一定的上限頻率，這就限制了這種合成器的最高工作頻率。解決這個問題的方法之一是在可編程分頻器的前端加一個固定模數(shù)V 的前置分頻器，如圖 所示。 圖 使用前置分頻器的鎖相頻率合成器 ECL 或 CaAs 的固定模數(shù)分頻器可工作在 1GHz 以上，這就大大提高了合成器的工作頻率。采用前置分頻器之后，合成器的輸出頻率為： ? ?rVfNf ?0 （ 2－ 2） 工作頻率是提高了，但輸出頻率只能以增量 rVf 變化。為了獲得與未加前置分頻器時同樣的分辨力，參考頻率必須降為 Vfr/ ，這就是使頻率轉(zhuǎn)換時間延長到原來的倍，是十分不利的。 變模分頻鎖相頻率合成器 在不改變頻率分辨力的同時提高合成器輸出頻率的有效方法之一就是采用變模分頻器（ 出 稱吞脈沖技術(shù)）。變模分頻器的工作速度雖不如固定模數(shù)的晶振PD LPF VCO參考分頻器程序分頻器模數(shù) N 控制前置分頻器f df rf 0 = V Nf r247。 R247。 N247。 V 8 前置分頻器那么快，但比可編成 分頻器要快得多。圖 為采用雙模分頻器的鎖相頻率合成器框圖。 圖 雙模分頻鎖相頻率合成器 雙模分頻器有兩個分頻模數(shù)，當模式控制為高電平時分頻模數(shù)為 1?V ，當模數(shù)控制為低電平時分頻模式為 V。變模分頻器的輸出同時驅(qū)動兩個可編程分頻器，它們分別預(yù)置在 N1和 N2，并進行減法計數(shù)。在除 N1和除 N2分頻器未計數(shù)到零時，模式控制為高電平，雙模分頻器輸出頻率為 ? ?1/0 ?Vf 。在輸出 ? ?12 ?VN 個周期之后，除 N2分頻器到達零，將模式控制電平變?yōu)榈碗娖?，同時通過除 N2 分頻器前面的與門使其停止計數(shù)。此時，除 N1 分頻器還存在有 N1－ N2。由于受模式控制低電平的控制，雙模分頻器的分頻模數(shù)變?yōu)?V，輸出頻率為 Vf /0 。再經(jīng) ? ?VNN 21? 個周期，除 N1計數(shù)器到達零，輸出低電平，將兩計數(shù)器重新賦以它們的預(yù)置值 N1 和 N2，同時對鑒相器輸出比相脈沖，并將模式控制信號恢復到高電平。在這一完整的周期中，輸入的周期為 晶振247。 　 R247。 　 N 1247。 　 N 2PD LPF VC OV / V + 1合成器集成電路rfdf0f 9 （ 2－ 3） 若 V=10，則 D=10 N1+ N2 （ 2－ 4） 從上面的原理說明中可知， N1必須大于 N2。例如 N2從 0 到 9 變化，則 N1至少為 10。由此得到小分頻比為 Dmin=100；若 N1從 10 變化到 19，則可得到最大分頻比為 Dmin=199。 其他的雙模分頻比，例如 5/ 6/ 8/9 以及 100/101 也是常用的。若用100/101 的雙模分頻器，那么 V=100 D=100 N1＋ N2 （ 2－ 5） 若選擇 N1＝ 0～ 9 N1＝ 100～ 199，則可得到 D＝ 10000～ 19999 在這種采用變模分頻器的方案中也要用可編程分頻器，這時雙模分頻器的工作頻率為合成器的工作頻率 0f 。而兩個可編程分頻器的工作頻率已降為Vf /0 或 ? ?1/0 ?Vf 。合成器的分辨力仍為參考頻率 rf ，這就在保持分辨力的條件下提高了合成器的工作頻率。頻率轉(zhuǎn)換時間也未影響。 基于 MC145146 的鎖相頻率合成器的設(shè)計 鎖相環(huán)路頻率合成器的設(shè)計主要包括：確定所需環(huán)路的類型、選擇適當?shù)念l率間隔、指出所希望的穩(wěn)定度等。 構(gòu)成鎖相頻率合成器的主要器件有集成芯片 MC14514 LM35MC164 MC1201電阻、電容若干以及變?nèi)荻O管、振蕩線圈等。 基于 MC145146 的鎖相環(huán)頻率合成器原理框圖如圖 所示。 ? ? ? ?212121 NVN VNNNVD ?? ???? 10 圖 基于 MC145146 的鎖相環(huán)頻率合成器原理框圖 頻率合成芯片 MC145146 及其外接部分的設(shè)計 MC145146 是 MOTOROLA 公司生產(chǎn)的大規(guī)模集成電路，他可用 4BIT輸入編寫程序，并配有選通和地址線，其內(nèi)部組成框圖如圖 所示。 圖 MC145146 的內(nèi)部結(jié)構(gòu)框圖 步進值對嗎？ 11 該芯片內(nèi)含參考頻率振蕩器、 12 比特 可編程序參考分頻器，數(shù)字相位檢測器，10 比特 可編程序除以 N 的計數(shù)器， 7 比特 除以 A 的計數(shù)器，必要的為接收 4比特 輸入數(shù)據(jù)用的鎖存電路。其中， 10 比特 除 N 計數(shù)器、 7 比特 除 A 計數(shù)器、模式控制邏輯和外接雙模前置分頻器組成脈沖程序分頻器，吞脈沖程序分頻器的總分頻比為： D=VN+A 。 MC145146 芯片的 DIP 封裝的管腳排列如圖 所示。共有 20 個管腳，各管腳功能如下： 圖 MC145146 管腳分配圖 其中 D0～ D3（引腳 2， 1， 20， 19）為數(shù)據(jù)輸入端，當 ST 處于高態(tài)時，在這些輸入端的信息將轉(zhuǎn)移到內(nèi)部寄存器。 D3 為最高位碼。 A0～ A1（引腳 9， 10， 11）為地址輸入端，其用于確定那個寄存器接收數(shù)據(jù)線上的信息。它們和 D0～ D3 以及寄存器的關(guān)系如 下： 引腳 7,8（ OSCin 、 OSCout）為參考振蕩端，當兩引腳接上一個并聯(lián)諧振晶體時 ，便組成一個參考頻率振蕩器。但在 OSCin 到地和 OSCout 到地之間一般應(yīng)接上適當容量的電容（一般為 15pF 左右）。 OSCin 也可作為外部參考信號的輸入端 ， 如圖 所示。 12 表 2－ 1 數(shù)據(jù)輸入與地址輸入的關(guān)系 A2 A1 A0 寄存器 功能 D0 D1 D2 D3 0 0 0 Latch0 247。A Bits 0 1 2 3 0 0 1 Latch1 247。A Bits 4 5 6 —— 0 1 0 Latch2 247。N Bits 0 1 2 3 0 1 1 Latch3 247。N Bits 4 5 6 7 1 0 0 Latch4 247。N Bits 8 9 —— —— 1 0 1 Latch5 247。R Bits 0 1 2 3 1 1 0 Latch6 247。R Bits 4 5 6 7 1 1 1 Latch7 247。R Bits 8 9 10 11 圖 晶體振蕩器的外接圖 引腳 3（ fin）為輸入信號端，將輸入信號交流耦合到本引腳，對于振幅較大的信號（根據(jù)標準的 CMOS 邏輯電平）直流耦合也適用。 引腳 16， 17（ v? 、 r? ）為鑒相器雙輸出端，用于輸出環(huán)路誤差信號。如果 rv ff? 或 vf 的相位超前 rf ，則 v? 變?yōu)榈碗娖蕉?r? 仍為高；如果 vf 〈 rf 或者vf 的相位滯后 rf ，則 v? 跳為低電平而 r? 保持為高；如果 vf ＝ rf 并 vf 與 rf 同R fR 1O S C in O S C outC 1 C 2 13 相，則 v? 和 r? 保持高電平，僅在一個很短的時間內(nèi)二者同時為低電平。 引腳 14（ MC）為模式控制端，輸出的模 式控制信號加到雙模分頻器即可實現(xiàn)模式變換。在一個計數(shù)周期開始時，“ MC”處于 低 電平，一直到 A 下行計滿它的編程值為止，然后，“ MC”跳為 高 電平，并一直維持到除 N 計數(shù)器下行計滿編程的剩余值（ N－ A）。 N 計數(shù)器計滿量后，“ MC”復位為 低 ，兩個計數(shù)器重新預(yù)置到各自的編程值上，再重復上述過程。 引腳 13（ LD）為鎖定檢測端，用于鎖定輸出信號。當環(huán)路鎖定時（即 v?與 r? 同頻同相），該信號為高電平；當環(huán)路失鎖時， LD 為低電平。 環(huán)路濾波器的設(shè)計 環(huán)路濾波器的作用在于濾除鑒相輸出的高頻分量和其他的雜散干擾