【文章內(nèi)容簡介】 可以產(chǎn)生ASK，F(xiàn)SK，PSK等調(diào)制信號。（7）可正交輸出在某些應(yīng)用中需要正交信號輸出，即同時輸出兩個正交的信號，如： （25）和 （26）要實(shí)現(xiàn)正交信號的輸出，只需要分別在DDS的兩個RO中存儲sinθ和cosθ兩個函數(shù)表即可。（8）DDS的工作頻帶受限頻帶受限D(zhuǎn)DS的主要缺點(diǎn)之一。DDS工作頻率受到器件速度的限制，主要受到相位累加器，波形存儲器和DAC的速度的限制。隨著微電子技術(shù)的發(fā)展，DDS的速度在不斷地提高。例如，采用GaAs工藝，目前的DDS時鐘頻率可達(dá)到4GHz左右。再過幾年，DDS的工作頻率會更高，DDS的應(yīng)用也將更加廣泛。（9）雜散抑制差這也是DDS的缺點(diǎn)之一。DDS在尋址波形表時，都采用了相位截斷，它的直接后果是給DDS輸出引入了雜散。波形存儲器中的波形幅度量化引起有效字長效應(yīng)，還有DAC的非理想特性，都導(dǎo)致DDS的雜散抑制性能差。衡量跳頻頻率合成器性能指標(biāo)的因素有：頻率范圍、頻率分辨率、頻率轉(zhuǎn)換時間、頻率準(zhǔn)確度和穩(wěn)定度、頻譜純度等。其中，跳頻速度和頻率點(diǎn)數(shù)是決定跳頻通信系統(tǒng)性能的主要因素，系統(tǒng)的抗干擾和保密能力隨頻率點(diǎn)數(shù)的增高和跳速的加快而加強(qiáng)。從DDS的特點(diǎn)可以看出，直接數(shù)字頻率合成器各個性能指標(biāo)都較高，特別是其頻率轉(zhuǎn)換速度，因此它是實(shí)現(xiàn)快速跳頻頻率合成器的最佳選擇。第 3 章 系統(tǒng)總體設(shè)計思路 主要技術(shù)指標(biāo)頻率范圍：頻綜輸出最低頻率和輸出最高頻率之間的變化范圍。頻率分辨率：頻綜輸出的兩相鄰頻率點(diǎn)之間的間隔。不同用途的頻綜對頻率分辨率的要求相差很大。頻率切換時間：從發(fā)出頻率切換的指令開始，到頻率切換完成，并進(jìn)入允許的相位誤差范圍所需要的時間。諧波抑制和雜散抑制：諧波抑制是指載波整數(shù)倍頻率處單根譜線的功率與載波功率之比，而雜散抑制指與載波頻率成非諧波關(guān)系的離散譜功率與載波功率之比，它們表征了頻率源輸出譜的純度。長期頻率穩(wěn)定度：頻率源在規(guī)定的外界條件下，在一定的時間內(nèi)工作頻率的相對變化，它與所選用的參考源的長期頻率穩(wěn)定度相同。短期頻率穩(wěn)定度：主要指各種隨機(jī)噪聲造成的瞬時頻率或相位起伏，即相位噪聲，它可以從頻域和時域來表征。具體標(biāo)準(zhǔn)如下： 輸出頻率：10～12MHz；步進(jìn)：100KHz；跳頻時間：小于1ms；輸出功率：10dBm；諧波抑制：60dBc； 系統(tǒng)硬件結(jié)構(gòu)系統(tǒng)主要由控制、電平轉(zhuǎn)換、頻率合成、低通濾波器、放大電路5個模塊構(gòu)成?？刂颇K主要是單片機(jī)控制模塊；其次是AD9852為核心的頻率合成模塊，系統(tǒng)時鐘部分，低通濾波模塊,邏輯電平轉(zhuǎn)換模塊以及放大電路模塊。 系統(tǒng)框圖 系統(tǒng)軟件結(jié)構(gòu)軟件主要完成向AD9852輸送數(shù)據(jù)，控制AD9852工作等功能?？刂七^程解釋如下：單片機(jī)AT89C51復(fù)位后，就進(jìn)行單片機(jī)的初始化，主要完成其I/O口的相關(guān)設(shè)置。AD9852復(fù)位完成后，頻率控制字為0，輸出零頻，也就是沒有輸出。然后對DDS的如下寄存器進(jìn)行相關(guān)設(shè)置：1E，1F，20H，主要完成設(shè)置頻率更新信號的觸發(fā)方式、旁路PLL、幅度控制的設(shè)置等工作。在這些DDS的初始化工作完成后，才開始跳頻的準(zhǔn)備工作。數(shù)據(jù)傳輸方式上，我采用的AD9852采的8位并行數(shù)據(jù)輸入的方式，為軟件設(shè)計上提供了極大的方便，簡化了控制系統(tǒng)的軟件設(shè)計。AD9852的頻率控制字為48bit，即6個字節(jié)，寫入數(shù)據(jù)后，DDS并沒有輸出信號，這是因?yàn)閷懭氲膬?nèi)容只是寫到I/O緩沖區(qū)，并沒有調(diào)入DDS內(nèi)核使其按照這些參數(shù)運(yùn)行。這是考慮到同步的需要，有些方式的運(yùn)行可能需要設(shè)置很多參數(shù)，要等所有的參數(shù)都寫入后，這種方式才確定下來。要輸出信號，還需要給I/O UDCLK (Pin20)一個高電平且維持至少十個系統(tǒng)周期的觸發(fā)信號，這個信號由單片機(jī)SETB UPD和CLR UPD兩條指令完成，單片機(jī)的一個指令周期包括12個時鐘周期，而單片機(jī)的時鐘周期遠(yuǎn)大于AD9852的系統(tǒng)時鐘周期，可以確保I/O UDCLK高電平維持至少十個系統(tǒng)周期，這樣就完成一次裝載。另外如果在程序中按照預(yù)先設(shè)計的算法計算跳頻頻率控制字再裝載到DDS中，那么這樣便會使控制系統(tǒng)軟件設(shè)計變得復(fù)雜且不易于具體實(shí)現(xiàn)。在這里采用查表的方式從預(yù)先給定的ROM表中讀取頻率控制字，由于跳頻是采用尋址的方式，預(yù)先要制作ROM表附于整個軟件模塊后，那么先要通過計算從10MHz~12MHz每遞增100KHz產(chǎn)生的頻率控制字，將其轉(zhuǎn)換成16進(jìn)制數(shù)，從小到大排列，附于ROM表中。第 4 章 硬件電路設(shè)計系統(tǒng)硬件結(jié)構(gòu)包括控制模塊、電平匹配模塊、頻率合成模塊、低通濾波模塊和放大電路模塊。依據(jù)系統(tǒng)硬件結(jié)構(gòu)設(shè)計中定義的上述各模塊功能和相互間關(guān)系，其具體電路實(shí)現(xiàn)如下。控制模塊選用單片機(jī)AT89C51芯片再加上必要的外圍電路來實(shí)現(xiàn)對DDS芯片AD9852的各個寄存器的復(fù)位和工作模式的設(shè)置，使其開始正常工作。同時選定一I/O接口中，通過外部撥碼開關(guān)電路輸入不同數(shù)字序列，然后采用查表的方式從預(yù)先給定的ROM表中讀取其對應(yīng)不同頻率控制字，在寫時序控制下，按照每向AD9852內(nèi)部的寄存器寫入一個頻率控制字，對應(yīng)向AD9852芯片發(fā)出一頻率更新信號，從而產(chǎn)生所需頻率信號，實(shí)現(xiàn)頻率的跳變。 AT89C51引腳說明。[17] AT89C51的引腳分布： AT89C51芯片引腳說明管腳號管腳名稱功能描述38VCC電源電壓，+5V。16GND地。30~37P0口一般I/O口引腳或數(shù)據(jù)/低位地址總線復(fù)用引腳。1~40~44P1口一般I/O口引腳。18~25P2口一般I/O口引腳或高位地址總線引腳。7~13P3口一般I/O口引腳或第二功能引腳。4RST復(fù)位信號輸入引腳。27地址鎖存允許信號輸出引腳/編程脈沖輸入引腳。26外部程序存儲器選通信號輸出引腳。29內(nèi)外存儲器選擇引腳/片內(nèi)EPROM(或FlashROM)編程電壓輸入引腳。15XTAL1反向振蕩放大器的輸入及內(nèi)部時鐘工作電路的輸入。14XTAL2來自反向振蕩器的輸出。6,17,28,39NC內(nèi)部無連接的引腳，布線時可以懸空。 單片機(jī)外圍電路設(shè)計單片機(jī)控制電路主要包括與AD9852芯片接口電路(電平轉(zhuǎn)換電路)，復(fù)位電路、時鐘電路、拔碼開關(guān)電路。在圖中，單片機(jī)AT89C51芯片 I/O引腳可具體分成三部分，分別為地址線，數(shù)據(jù)線和控制線。它們與2片電平轉(zhuǎn)換芯片(74LVT245B) 入線 An(n=)相連。其中地址線(~)：共6根，用來尋址AD9852內(nèi)部的寄存器。數(shù)據(jù)線(~)：共8根，用來在單片機(jī)和AD9852之間進(jìn)行并行數(shù)據(jù)傳輸?？刂凭€：共8根，用來對AD9852進(jìn)行控制，用來輸出寫信號，對AD9852進(jìn)行寫操作；(I/O UD CLK)，當(dāng)它被設(shè)為輸出時，用來輸出更新信號，因?yàn)閷懭氲膬?nèi)容只是寫到I/O緩沖區(qū)，并沒有調(diào)入DDS內(nèi)核使其按照這些參數(shù)運(yùn)行，更新信號將AD9852寄存器內(nèi)部的數(shù)據(jù)傳到芯片的核心處理模塊，實(shí)現(xiàn)信號頻率合成。~，用于完成頻率控制字的選擇，進(jìn)而實(shí)現(xiàn)DDS輸出頻率的跳變。 單片機(jī)外圍電路， AT89C51單片機(jī)的時鐘信號電路通常有兩種產(chǎn)生方式：一是內(nèi)部時鐘方式，二是外部時鐘方式。外部時鐘方式一般用于多片單片機(jī)同時工作，以便于各單片機(jī)同步，所以在這里采用內(nèi)部時鐘方式。該芯片內(nèi)部有一個由高增益反相放大器構(gòu)成的內(nèi)部振蕩器，引腳XTAL1和XTAL2分別是該振蕩器的輸入端和輸出端。在這兩個引腳上外接石英晶體或陶瓷諧振器，組成并聯(lián)諧振回路，便可產(chǎn)生內(nèi)部時鐘源。圖中電容器CC2的作用是穩(wěn)定頻率和快速起振，對于它們雖然沒有十分嚴(yán)格的要求，但電容容量的大小會輕微影響振蕩頻率的高低、振蕩器工作的穩(wěn)定性、起振的難易程度及溫度穩(wěn)定性，如果使用石英晶體，推薦電容使用，而如果使用陶瓷諧振器推薦電容選擇。這里我采用頻率為12的石英晶體（簡稱晶振），故采用外接電容。復(fù)位電路是使單片機(jī)處于某種確定的初始狀態(tài)，當(dāng)在AT89C51的RST引腳輸入一個高電平并保持2個機(jī)器周期時，單片機(jī)內(nèi)部就執(zhí)行復(fù)位操作。此功能采用上電復(fù)位電路，上該方式要求接通電源后，單片機(jī)自動實(shí)現(xiàn)復(fù)位操作。具體實(shí)現(xiàn)是在VCC與GND引腳之間接入RC電路。上電瞬間RST引腳的電位與VCC相同，隨著電容C的充電，RST引腳的高電平將逐漸下降。RST引腳的高電平只要能保持2個機(jī)器周期，而剛好單片機(jī)就可以進(jìn)行復(fù)位操作。該電路典型的電阻和電容參數(shù)為：晶振頻率為12時，C為10，；晶振頻率為6時，C為22，R為1，本設(shè)計中采用12晶振。 頻率合成模塊當(dāng)控制模塊將頻率控制字、控制信號經(jīng)電平轉(zhuǎn)換電路送給DDS后，DDS將根據(jù)置入的工作參數(shù)工作于相應(yīng)模式，實(shí)現(xiàn)輸出所需頻率的正弦波。 根據(jù)要求，本模塊選用AD9852芯片。 AD9852的引腳說明： AD9852引腳分布圖： AD9852芯片引腳說明管腳號管腳名稱功能描述1~8D7~D0并行編程模式下的8位數(shù)據(jù)I/O口。14~18A5~A0并行編程模式下的6位并行地址口。其中，Pin17與串行通信的復(fù)位端復(fù)用，Pin18與串行數(shù)據(jù)輸出口復(fù)用(3線模式)，Pin19與串行數(shù)據(jù)I/O口復(fù)用(2線模式)。9,10,23,24,25,73,74,79,80DVDD數(shù)字電路電源端，~。11,12,26,27,28,72,75,76,77,78DGND數(shù)字地。31,32,37,38,44,50,54,60,65AVDD 模擬電路電源端，~ V可保證設(shè)計目標(biāo)。電路設(shè)計時，應(yīng)加強(qiáng)DVDD和AVDD之間的去耦，以防噪聲相互串?dāng)_。33,34,39,40,41,45,46,47,53,59,62,66,67AGND模擬地。13,35,57,58, 63NC內(nèi)部無連接的引腳，布線時可以懸空。20I/O UD CLK頻率更新端口。要向AD9852寄存器內(nèi)寫數(shù)據(jù)，先是寫到端口的緩沖器里，等工作模式所需的數(shù)據(jù)寫完后，再在此引腳下上加一持續(xù)至少8個系統(tǒng)時鐘周期的高電平，這時DDS芯片按照所設(shè)置的方式運(yùn)行。頻率更新也可以設(shè)置成內(nèi)部更新模式，這時DDS按照UDC寄存器設(shè)置的值定時自動更新，同時輸出持續(xù)8個系統(tǒng)時鐘周期高電平的同步信號。21WRB/SCLK并行模式下的寫控制端，與串行模式時鐘信號輸入端復(fù)用。22RDB/