【文章內容簡介】 。 全局時鐘 clk : IN STD_LOGIC。 地址總線 addrbus : IN STD_LOGIC_VECTOR(2 DOWNTO 0)。 數據總線 databus : IN STD_lOGIC_VECTOR(7 DOWNTO 0)。 片選 cs : IN STD_LOGIC。 地址選通 as : IN STD_LOGIC。 數據選通 ds : IN STD_LOGIC。 與內部模塊接口信號 DDS掃頻使能 ddsen : OUT STD_LOGIC。 經比例乘法器分頻后的時鐘 fclk : OUT STD_LOGIC。 步長 m : OUT STD_LOGIC_VECTOR(7 DOWNTO 0)。 數據輸出，送至雙端口RAM dataout : OUT STD_LOGIC_VECTOR(7 DOWNTO 0)。 地址輸出，送至雙端口RAM addrout : OUT STD_LOGIC_VECTOR(7 DOWNTO 0)。 雙端口RAM寫使能 wren : OUT STD_LOGIC。 雙端口RAM寫時鐘 wrclock : OUT STD_LOGIC )。END interface。ARCHITECTURE rtl of interface IS 元件說明 8個比例乘法器級聯COMPONENT fre_div PORT( 輸入時鐘 FIN : IN STD_LOGIC。 分頻系數 BCD1 : IN STD_LOGIC_VECTOR(3 DOWNTO 0)。 BCD2 : IN STD_LOGIC_VECTOR(3 DOWNTO 0)。 BCD3 : IN STD_LOGIC_VECTOR(3 DOWNTO 0)。 BCD4 : IN STD_LOGIC_VECTOR(3 DOWNTO 0)。 BCD5 : IN STD_LOGIC_VECTOR(3 DOWNTO 0)。 BCD6 : IN STD_LOGIC_VECTOR(3 DOWNTO 0)。 BCD7 : IN STD_LOGIC_VECTOR(3 DOWNTO 0)。 BCD8 : IN STD_LOGIC_VECTOR(3 DOWNTO 0)。 分頻時鐘 FOUT : OUT STD_LOGIC )。END COMPONENT。 常數聲明CONSTANT RESET_ACTIVE : STD_LOGIC := 39。039。CONSTANT FWORD1_ADDR : STD_LOGIC_VECTOR(2 downto 0) := 000。 CONSTANT FWORD2_ADDR : STD_LOGIC_VECTOR(2 downto 0) := 001。 CONSTANT FWORD3_ADDR : STD_LOGIC_VECTOR(2 downto 0) := 010。 CONSTANT FWORD4_ADDR : STD_LOGIC_VECTOR(2 downto 0) := 011。CONSTANT DDSCR_ADDR : STD_LOGIC_VECTOR(2 downto 0) := 100。CONSTANT DATA_ADDR : STD_LOGIC_VECTOR(2 downto 0) := 101。 信號聲明SIGNAL as_delay : STD_LOGIC。 SIGNAL ds_delay : STD_LOGIC。SIGNAL bcd8 : STD_LOGIC_VECTOR(3 downto 0)。SIGNAL bcd7 : STD_LOGIC_VECTOR(3 downto 0)。SIGNAL bcd6 : STD_LOGIC_VECTOR(3 downto 0)。SIGNAL bcd5 : STD_LOGIC_VECTOR(3 downto 0)。SIGNAL bcd4 : STD_LOGIC_VECTOR(3 downto 0)。SIGNAL bcd3 : STD_LOGIC_VECTOR(3 downto 0)。SIGNAL bcd2 : STD_LOGIC_VECTOR(3 downto 0)。SIGNAL bcd1 : STD_LOGIC_VECTOR(3 downto 0)。 狀態(tài)機定義TYPE STATE_TYPE IS (IDLE,STROBE,DATA_LAUNCH)。 狀態(tài)機信號SIGNAL prs_state, next_state : STATE_TYPE。 狀態(tài)機定義TYPE WR_STATE_TYPE IS (wr_idle,wr_high,wr_low)。 狀態(tài)機信號SIGNAL wr_state : WR_STATE_TYPE。SIGNAL DDSCR_reg : STD_LOGIC_VECTOR(7 downto 0)。SIGNAL wrclock_reg : STD_LOGIC。SIGNAL wren_reg : STD_LOGIC。SIGNAL ramaddress : STD_LOGIC_VECTOR(7 DOWNTO 0)。SIGNAL ramdata : STD_LOGIC_VECTOR(7 DOWNTO 0)。SIGNAL fout : STD_LOGIC。 FWORD1寄存器使能SIGNAL f1_en : STD_LOGIC。 FWORD2寄存器使能SIGNAL f2_en : STD_LOGIC。 FWORD3寄存器使能SIGNAL f3_en : STD_LOGIC。 FWORD4寄存器使能SIGNAL f4_en : STD_LOGIC。 DDSCR 寄存器使能SIGNAL cr_en : STD_LOGIC。 DDSDATA寄存器使能SIGNAL data_en : STD_LOGIC。 BEGIN Delayed Signals Detection Process 檢測延遲信號 Delay_Signals_Proc: PROCESS(reset,clk) BEGIN IF(reset = RESET_ACTIVE) THEN as_delay = 39。139。 ds_delay = 39。139。 ELSIF rising_edge(clk) THEN as_delay = as。 ds_delay = ds。 END IF。 END PROCESS。 Status Register Process 狀態(tài)寄存器 同步狀態(tài) State_Register_Proc: PROCESS (clk, reset) BEGIN IF reset = RESET_ACTIVE THEN prs_state = IDLE。 ELSIF rising_edge(clk) THEN prs_state = next_state。 END IF。END PROCESS。 Next Status Logic Process 次態(tài)邏輯 Next_Logic_Proc: PROCESS (prs_state, as,as_delay,ds,ds_delay,cs) BEGIN next_state = prs_state。 CASE prs_state IS 空閑狀態(tài) (00) WHEN IDLE = 等待as的下降沿 IF cs = 39。039。 THEN 片選,低有? IF as = 39。039。 AND as_delay = 39。139。 THEN next_state = STROBE。 END IF。 END IF。 選通狀態(tài) (01) WHEN STROBE = 等待ds的下降沿 IF cs = 39。039。 THEN IF ds = 39。039。 AND ds_delay = 39。139。 THEN next_state = DATA_LAUNCH。 ELSIF ds = 39。139。 THEN next_state = STROBE。 END IF。 ELSE next_state = IDLE。 END IF。 讀/寫狀態(tài) (10) WHEN DATA_LAUNCH = 回到空閑狀態(tài) next_state = IDLE。 END CASE。 END PROCESS。 wr state Process wr信號狀態(tài)機 Wr_Logic_Proc: PROCESS (clk,reset) BEGIN IF reset = RESET_ACTIVE THEN wren_reg = 39。039。 wrclock_reg = 39。039。 ramaddress = 00000000。 wr_state = wr_idle。 ELSIF rising_edge(clk) THEN CASE wr_state IS 空閑狀態(tài) (00) WHEN wr_idle = wren_reg = 39。039。 wrclock_reg = 39。039。 IF prs_state = DATA_LAUNCH THEN IF data_en = 39。139。 THEN wren_reg = 39。139。 ramdata = databus。 wr_state = wr_high。 END IF。 END IF。 低狀態(tài) (01) WHEN wr_high = 產生wr上升沿 wrclock_reg = 39。139。 wr_state = wr_low。 高狀態(tài) (10) WHEN wr_low = wrclock_reg = 39。039。 計算RAM地址 IF ramaddress = 11111111 THEN ramaddress = 00000000。 ELSE ramaddress = ramaddress + 39。139。 END IF。 回到空閑狀態(tài) wr_state = wr_idle。 END CASE。 END IF。 END PROCESS。 寫雙端口RAM的信號 wrclock = wrclock_reg。 wren