【文章內(nèi)容簡(jiǎn)介】 頻方法的研究越來(lái)越受到重視，在檢測(cè)技術(shù)中，常將一些電量或其他電參量轉(zhuǎn)換成頻率進(jìn)行測(cè)量，以提高測(cè)量的精度。 常用頻率測(cè)量方法 目前，用于測(cè)量頻率的方法很多，頻率測(cè)量的準(zhǔn)確度主要取決于所測(cè)量的頻率范圍以及被測(cè)對(duì)象的特點(diǎn)。而測(cè)量所能達(dá)到的精度，不僅取決于作為標(biāo)準(zhǔn)使用的時(shí)鐘頻率的精度， 也取決于所使用的測(cè)量設(shè)備和測(cè)量方法。下面對(duì)幾類(lèi)常用的頻率測(cè)量方法進(jìn)行簡(jiǎn)單介紹。 直讀法測(cè)頻 直讀法測(cè)頻是利用電路的頻率特性進(jìn)行頻率的判讀。直讀法測(cè)量頻率有電橋測(cè)頻法、諧振測(cè)頻法、頻率 — 電壓轉(zhuǎn)換測(cè)頻法等。 1. 電橋法 電橋法測(cè)頻是利用交流電橋的平衡條件與電橋電源頻率有關(guān)這一特性來(lái)測(cè)頻的。在電橋面板上將調(diào)節(jié)電橋平衡的可變電阻 (或電容 )的調(diào)節(jié)旋鈕 (度盤(pán) )按頻率刻度，則在電橋指示平衡時(shí)，測(cè)試者便可從刻度上直接讀得被測(cè)信號(hào)頻率 fx。 電橋法測(cè)頻的測(cè)量精度約為177。 (～ 1)％，一般用于低頻段的測(cè)量。在 高頻時(shí)，由于寄生參數(shù)影響嚴(yán)重，會(huì)使測(cè)量精確度大大下降，電橋測(cè)頻法僅適用于 10KHz 以下的音頻范圍。 2. 諧振法測(cè)頻 諧振法測(cè)頻是利用電感、電容組成的串聯(lián)諧振回路或并聯(lián)諧振回路的諧振特性來(lái)實(shí)現(xiàn)頻率的測(cè)量。當(dāng)被測(cè)頻率加到變壓器式的諧振電路中時(shí)，調(diào)節(jié)電容使諧振電路達(dá)到諧振。如果電容的調(diào)節(jié)度盤(pán)按諧振頻率刻度，則可直接從該刻度讀出被測(cè)頻率值。諧振法測(cè)量頻率的誤差大約在177。 (～ 1)％范圍內(nèi)，主要用于高頻段的頻率測(cè)量。諧振法優(yōu)點(diǎn)是體積小、重量輕，不要求電源等，因而它目仍獲得廣泛的應(yīng)用。 3. 頻率 — 電壓轉(zhuǎn)換測(cè)頻法 基于 FPGA的數(shù)字頻率計(jì)設(shè)計(jì) 5 頻 率 — 電壓轉(zhuǎn)換（ fv）測(cè)頻法的原理是利用相關(guān)電路把正弦頻率 fx 轉(zhuǎn)換為周期相等、寬度、幅度均為定值的矩形脈沖序列，用低通濾波器濾除其全部交流分量，則平均值即直流分量。 如下式： 0 mxXmUU U fT ? ???? ? ? （ 21） 輸出的直流電壓 Uo 按頻率刻度的電壓表指示，則從電壓表指針?biāo)缚潭缺憧芍苯幼x出被測(cè)頻率 fx。 fv 轉(zhuǎn)換式頻率計(jì)最高測(cè)量頻率可達(dá)幾兆赫?？梢赃B續(xù)監(jiān)視頻率的變化是這種測(cè)量法的突出優(yōu)點(diǎn) 。 比較法測(cè)頻 比較法測(cè)頻就是用標(biāo)準(zhǔn)頻率 fc 與被測(cè)頻率 fx進(jìn)行比較，當(dāng)把標(biāo)準(zhǔn)頻率調(diào)節(jié)到與被測(cè)頻率相等時(shí)指零儀表（零示器）便指零，此時(shí)的標(biāo)準(zhǔn)頻率值即被測(cè)頻率值。比較法測(cè)頻可分為拍頻法測(cè)頻與差頻法測(cè)頻兩種。前者是將待測(cè)頻率信號(hào)與標(biāo)準(zhǔn)頻率信號(hào)在線性元件上疊加產(chǎn)生拍頻。后者是將待測(cè)頻率信號(hào)與標(biāo)準(zhǔn)頻率信號(hào)在非線性元件上進(jìn)行混頻。目前拍頻法測(cè)量頻率的絕對(duì)誤差約為零點(diǎn)幾赫茲，差頻法測(cè)量頻率的誤差可優(yōu)于105量級(jí)，最低可測(cè)信號(hào)電平達(dá) ～ 1μV。拍頻法和差頻法在常規(guī)場(chǎng)合很少采用。 脈沖計(jì)數(shù)法 測(cè)頻 計(jì)數(shù)法測(cè)頻是數(shù)字頻率計(jì)常用的、最基本的頻率測(cè)量方法。計(jì)數(shù)法就是在單位時(shí)間內(nèi)對(duì)信號(hào)的周期個(gè)數(shù)進(jìn)行計(jì)數(shù)。計(jì)數(shù)法測(cè)頻的精確度取決于基準(zhǔn)時(shí)間的精確度和計(jì)數(shù)誤差。本設(shè)計(jì)采用計(jì)數(shù)法進(jìn)行頻率測(cè)量，下面對(duì)計(jì)數(shù)法的測(cè)頻原理和基于計(jì)數(shù)法的幾種的測(cè)頻方法進(jìn)行詳細(xì)分析。 脈沖計(jì)數(shù)法測(cè)量原理 計(jì)數(shù)法的原理就是在一定的時(shí)間內(nèi)，對(duì)周期性脈沖的重復(fù)次數(shù)進(jìn)行計(jì)數(shù)?？捎脠D 21 來(lái)說(shuō)明。 設(shè)時(shí)間間隔為 T，若周期性脈沖的周期為 TA，則計(jì)數(shù)結(jié)果為： ATNT? （ 22） 由于 T 和 TA 兩個(gè)量是不相關(guān)的， T 不一定正好是 TA 的整數(shù) N 倍，即 T 與 NTA之間有一定誤差，如圖 21 所示。 基于 FPGA的數(shù)字頻率計(jì)設(shè)計(jì) 6 圖 21 計(jì)數(shù)法測(cè)量原理 圖中 ?t1 是閘門(mén)開(kāi)啟時(shí)刻到第一個(gè)計(jì)數(shù)脈沖前沿的時(shí)間（假設(shè)計(jì)數(shù)脈沖前沿使計(jì)數(shù)器翻轉(zhuǎn)計(jì)數(shù)）， ?t2 是閘門(mén)關(guān)閉時(shí)刻至下一個(gè)計(jì)數(shù)脈沖前沿的時(shí)間。處在 T 區(qū)間內(nèi)計(jì)數(shù)脈沖個(gè)數(shù)（即計(jì)數(shù)器計(jì)數(shù)結(jié)果）為 N，則有： ? ?1212A A AAttT N T t t N T N N TT?????? ? ? ? ? ? ? ? ? ????? （ 23） 其中， ?N 的產(chǎn)生是由于計(jì)數(shù)時(shí)閘門(mén)的開(kāi)啟時(shí)刻與計(jì)數(shù)脈沖之間的時(shí)間關(guān)系不相關(guān)造成的，即在相同的閘門(mén)開(kāi)啟時(shí)間內(nèi)，計(jì)數(shù)器所得的數(shù)并不一定相同。當(dāng)閘門(mén)開(kāi)啟時(shí)間 T接近甚至等于被測(cè)信號(hào)周期 Tx 的整數(shù)倍時(shí)， ?N 的絕對(duì)值最大，為 ?N = 177。1。所以，脈沖計(jì)數(shù)的最大絕對(duì)誤差（又稱量化誤差）為： 1N? ?? （ 24） 最大相對(duì)誤差為： 1NNN? ?? （ 25） 以上是脈沖計(jì)數(shù)法的測(cè)量原理和誤差分析。具體到應(yīng)用脈沖計(jì)數(shù)法進(jìn)行頻率測(cè)量，通常根據(jù)頻率值高低，又可分為直接測(cè)頻法（ M 法）和周期測(cè)頻法（ T 法）。 基于脈沖計(jì)數(shù)的直接測(cè)頻法 直接測(cè)頻法 原理 直接測(cè)頻法又稱 M 法，是在脈沖計(jì)數(shù)法的基礎(chǔ)上，選用一個(gè)頻率相對(duì)較低的基準(zhǔn)基于 FPGA的數(shù)字頻率計(jì)設(shè)計(jì) 7 頻率信號(hào)作為閘門(mén)信號(hào)（圖 21 中 信號(hào) b），而將被測(cè)信號(hào)轉(zhuǎn)換為同頻的周期性脈沖信號(hào)（圖 21 中信號(hào) a），在固定閘門(mén)時(shí)間 T 內(nèi)對(duì)其計(jì)數(shù)。若計(jì)數(shù)結(jié)果為 N，則用該方法測(cè)得的信號(hào)的頻率為： 1/ Nfx T N T?? （ 26） 這里，時(shí)間間隔 T = M Tc = M / fc， Tc、 fc 分別是基準(zhǔn)頻率信號(hào)的周期和頻率值，M 為 T 時(shí)間內(nèi)包含的基準(zhǔn)頻率信號(hào)的周期數(shù)。 很顯然，直接測(cè)頻法適合于測(cè)量頻率較高的信號(hào)。 直接測(cè)頻法誤差及測(cè)頻范圍分析 直接測(cè)頻法的誤差分析：經(jīng)過(guò)對(duì)直接測(cè)頻法的分析，我們知道這種方法的主要誤差來(lái)自閾門(mén)時(shí)間 T 以及計(jì)數(shù)器的結(jié)果正確與否，所以，我們可以得到總誤差同可用分項(xiàng)誤差這二者的絕對(duì)值進(jìn)行相加，得到： )||1(|| 00ffTfff xxx ????? （ 27） 在上面這個(gè)公式中，最大量化誤差的絕對(duì)值主要是由于閾門(mén)與被測(cè)計(jì)數(shù)脈沖這二者未在同一時(shí)刻打開(kāi)的原因，然而，根據(jù)理論我們可以知道，即便這二者在同一時(shí)間開(kāi)啟，也未必能夠得到一個(gè)相同的值。 在上面的公式中 fx為預(yù)測(cè)基本頻率， Δ fx為預(yù)測(cè)頻率變化量，我們用 Δ f0/f0來(lái)表示直測(cè)法的閾門(mén)時(shí)間相對(duì)誤差，這一誤差值是由于電路標(biāo)準(zhǔn)頻率的偏差而產(chǎn)生的。 通常情況下，閾門(mén)時(shí)間的正確與否是根據(jù)不同的測(cè)頻需求而先行制定的。在以往的測(cè)頻率誤差中，閾門(mén)時(shí)間都會(huì)對(duì)結(jié)果造成一定的影響，為了避免這種影響，我們選取的標(biāo)準(zhǔn)頻率的準(zhǔn)確度應(yīng)該取值高于被測(cè)信號(hào) 2 個(gè)數(shù)量級(jí)或 2 個(gè)數(shù)量級(jí)以上。 基于脈沖計(jì)數(shù)的周期測(cè)頻法 周期測(cè)頻法原理 周期測(cè)頻法又稱 T 法，是在脈沖計(jì)數(shù)法的基礎(chǔ)上，將頻率相對(duì)較高的基準(zhǔn)信號(hào)作為周期性脈沖 計(jì)數(shù)信號(hào)（圖 21 中信號(hào) a），將被測(cè)信號(hào)轉(zhuǎn)換為時(shí)間長(zhǎng)度等同于被測(cè)信號(hào)基于 FPGA的數(shù)字頻率計(jì)設(shè)計(jì) 8 周期的閘門(mén)信號(hào)（圖 21 中信號(hào) b），在閘門(mén)時(shí)間 T（被測(cè)信號(hào)周期）內(nèi)對(duì)基準(zhǔn)脈沖信號(hào)計(jì)數(shù)。若計(jì)數(shù)結(jié)果為 N，則用該方法測(cè)得的信號(hào)的周期為： xcT NT? （ 28） 被測(cè)信號(hào)的頻率為： cx ff N? （ 29） 很顯然， 周期測(cè)頻法 適合于測(cè)量頻率較低的信號(hào)。 周期測(cè)頻法 的 誤差分析 經(jīng)過(guò)對(duì)直接測(cè)周期法的分析，我們知道這種方法的主要誤差在于標(biāo)準(zhǔn)頻率 0f 數(shù)器的結(jié)果正確與否，所以，我們可以得到總誤差同可用分項(xiàng)誤差這二者的絕對(duì)值進(jìn)行相加，得到： 01|| ffNNTfff xxxx ???????? （ 210） 在上面這個(gè) 210 式中 ，最大量化誤差的 絕對(duì)值主要是由于閾門(mén)與被測(cè)計(jì)數(shù)脈沖這二者未在同一時(shí)刻打開(kāi)的原因 。在上面的公式中，我們用 Δf0/f0測(cè)法的閾門(mén)時(shí)間相對(duì)誤差，這一誤差值是由于電路標(biāo)準(zhǔn)頻率的偏差而產(chǎn)生的。 通常情況下，閾門(mén)時(shí)間的正確與否是根據(jù)不同的測(cè)頻需求而先行制定的。在以往的測(cè)頻率誤差中，閾門(mén)時(shí)間都會(huì)對(duì)結(jié)果造成一定的影響，為了避免這種影響，我們選取的標(biāo)準(zhǔn)頻率的準(zhǔn)確度應(yīng)該取值高于被測(cè)信號(hào) 2 個(gè)數(shù)量級(jí)或 2 個(gè)數(shù)量級(jí)以上。 由上文可以得出，被測(cè)頻率 fx越高，閘門(mén)開(kāi)啟時(shí)間 T 越長(zhǎng)（ M 的值越大），測(cè)頻的相對(duì)誤差 Δfx/fx越小，即測(cè)頻的精確度 越高。 本章小結(jié) 本章主要介紹了常用的幾種頻率測(cè)量方法，并對(duì)各個(gè)測(cè)量方法的測(cè)量原理進(jìn)行了說(shuō)明，在原理說(shuō)明的基礎(chǔ)上對(duì)各個(gè)測(cè)量方法的最大相對(duì)誤差進(jìn)行了分析，給出了各個(gè)頻率測(cè)量方法適用的測(cè)頻場(chǎng)合。 基于 FPGA的數(shù)字頻率計(jì)設(shè)計(jì) 9 第 三 章 基于 FPGA 頻率計(jì)的設(shè)計(jì)方案 FPGA 是現(xiàn)場(chǎng)可編程邏輯陣列 （ Field Programmable Gate Array）的英文縮寫(xiě)。它和 CPLD（ Complex Programmable Logic Device，復(fù)雜可編程邏輯器件）一樣，是目前常用的一類(lèi)大規(guī)?？删幊踢壿嬈骷? FPGA 的 結(jié)構(gòu)與工作原理 查找表的原理與結(jié)構(gòu) 對(duì)于組合邏輯電路來(lái)說(shuō)，當(dāng)前的輸出總是當(dāng)前輸入的函數(shù)，并且當(dāng)電路結(jié)構(gòu)固定時(shí)，輸入量不變，輸出量也不會(huì)發(fā)生變化。如圖 31 所示組合邏輯電路。 圖 31 組合邏輯電路示例 圖 31 所示電路實(shí)現(xiàn)的組合邏輯為： P=AB+C； Q=A (B+C)。該組合邏輯電路的真值表如表 31 所示。 表 31 示例組合電路的真值表 表 32 RAM中存儲(chǔ)的數(shù)據(jù) 真值表決定了輸入和輸出之間的邏輯關(guān)系。將真值表和隨機(jī)存儲(chǔ)器聯(lián)系起來(lái)，我們會(huì)看到，若輸入量 A、 B、 C 作為隨機(jī)存儲(chǔ)器的地址輸入 A A A0，則輸出量 P、Q 可以看作是存儲(chǔ)器中該地址對(duì)應(yīng)的存儲(chǔ)單元中存儲(chǔ)的數(shù)據(jù) D D0。如表 32 所示 。A B C P Q 0 0 0 0 0 0 0 1 1 0 0 1 0 0 0 0 1 1 1 0 1 0 0 0 0 1 0 1 1 1 1 1 0 1 1 1 1 1 1 1 A2 A1 A0 D1 D0 0 0 0 0 0 0 0 1 1 0 0 1 0 0 0 0 1 1 1 0 1 0 0 0 0 1 0 1 1 1 1 1 0 1 1 1 1 1 1 1 基于 FPGA的數(shù)字頻率計(jì)設(shè)計(jì) 10 存儲(chǔ)器中各個(gè)單元存入不同的數(shù)據(jù)，地址（輸入量）和存儲(chǔ)單元中的數(shù)據(jù)（輸出量）可構(gòu)成不同的組合邏輯關(guān)系。這是用隨機(jī)存儲(chǔ)器（ RAM）實(shí)現(xiàn)可編程組合邏輯的基本原理。 FPGA 可編程邏輯的形成方法就是采用基于這種原理的可編程的查找表（ Look Up Table， LUT）結(jié)構(gòu)。 LUT 是 可編程的最小邏輯構(gòu)成單元。大部分的 FPGA 采用基于 SRAM（靜態(tài)隨機(jī)存儲(chǔ)器）的查找表邏輯形成結(jié)構(gòu)，就是用 SRAM 來(lái)構(gòu)成邏輯函數(shù)發(fā)生器。目前 FPGA 中多使用 4 輸入的 LUT，所以每一個(gè) LUT 可以看成一個(gè)有 4 位地址線的 16 1 的 RAM。當(dāng)用戶在 EDA 開(kāi)發(fā)環(huán)境中通過(guò)原理圖或 HDL語(yǔ)言描述了一個(gè)邏輯電路以后， EDA 開(kāi)發(fā)軟件會(huì)自動(dòng)計(jì)算邏輯電路的所有可能的結(jié)果，并把結(jié)果事先寫(xiě)入 RAM，這樣，每輸入一個(gè)信號(hào)進(jìn)行邏輯運(yùn)算就等于輸入一個(gè)地址進(jìn)行查表，找出地址對(duì)應(yīng)的內(nèi)容，然后輸出即可。 FPGA 查找表單元如圖 32 所示。 圖 32 FPGA查找表單元 至于一般情況下 FPGA 采用 4 輸入的 LUT，是因?yàn)?，?duì)于一個(gè) N 輸入的查找表，需要 SRAM 存儲(chǔ) N 個(gè)輸入構(gòu)成的真值表，需要 2N個(gè) 1 位 SRAM 單元。顯然 N 不可能很大，否則 LUT 的利用率很低，所以一般 FPGA 的 LUT 多采用 4 輸入的形式即 N=4。當(dāng)邏輯函數(shù)的輸入多于 4 個(gè)的時(shí)候，必須用幾個(gè)查找表分開(kāi)實(shí)現(xiàn)。 FPGA 的數(shù)字邏輯實(shí)現(xiàn)原理 我們以用 FPGA 來(lái)實(shí)現(xiàn)圖 33 所示的數(shù)字電路來(lái)說(shuō)明 FPGA 實(shí)現(xiàn)數(shù)字邏輯的原理。在 FPGA 中， A、 B、 C、 D 輸入信號(hào)由