【文章內容簡介】 圓之間，利用電漿，針對從目標區(qū)濺擊出來的金屬原子，在其到達晶圓之前，加以離子化。離子化這些金屬原子的目的是，讓這些原子帶有電價，進而使其行進方向受到控制，讓這些原子得以垂直的方向往晶圓行進，就像電漿蝕刻及化學氣相沉積制程。這樣做可以讓這些金屬原子針對極窄、極深的結構進行溝填，以形成極均勻的表層，尤其是在最底層的部份。 離子植入（ Ion Implant）? 離子植入技術可將摻質以離子型態(tài)植入半導體組件的特定區(qū)域上，以獲得精確的電子特性。這些離子必須先被加速至具有足夠能量與速度，以穿透（植入）薄膜，到達預定的植入深度。離子植入制程可對植入區(qū)內的摻質濃度加以精密控制?；旧?，此摻質濃度（劑量）系由離子束電流（離子束內之總離子數）與掃瞄率（晶圓通過離子束之次數）來控制，而離子植入之深度則由離子束能量之大小來決定。 化 學 機 械 研 磨 技 術 ? 化學機械研磨技術（化學機器磨光， CMP）兼具有研磨性物質的 機械式研磨 與酸堿溶液的 化學式研磨兩種作用，可以使晶圓表面達到全面性的平坦化，以利后續(xù)薄膜沉積之進行。 在 CMP制程的硬設備中，研磨頭被用來將晶圓壓在研磨墊上并帶動晶圓旋轉，至于研磨墊則以相反的方向旋轉。在進行研磨時，由研磨顆粒所構成的研漿會被置于晶圓與研磨墊間。影響 CMP制程的變量包括有：研磨頭所施的壓力與晶圓的平坦度、晶圓與研磨墊的旋轉速度、研漿與研磨顆粒的化學成份、溫度、以及研磨墊的材質與磨損性等等。 制 程 監(jiān) 控量測芯片內次微米電路之微距，以確保制程之正確性。一般而言，只有在微影圖案（照相平版印刷的 patterning）與后續(xù)之蝕刻制程執(zhí)行后，才會進行微距的量測 。 光罩檢測（ Retical檢查） ? 光罩是高精密度的石英平板，是用來制作晶圓上電子電路圖像，以利集成電路的制作。光罩必須是完美無缺，才能呈現完整的電路圖像，否則不完整的圖像會被復制到晶圓上。光罩檢測機臺則是結合影像掃描技術與先進的影像處理技術，捕捉圖像上的缺失。 當晶圓從一個制程往下個制程進行時，圖案晶圓檢測系統(tǒng)可用來檢測出晶圓上是否有瑕疵包括有微塵粒子、斷線、短路、以及其它各式各樣的問題。此外，對已印有電路圖案的圖案晶圓成品而言，則需要進行深次微米范圍之瑕疵檢測。 一般來說，圖案晶圓檢測系統(tǒng)系以白光或雷射光來照射晶圓表面。再由一或多組偵測器接收自晶圓表面繞射出來的光線，并將該影像交由高功能軟件進行底層圖案消除，以辨識并發(fā)現瑕疵。 銅制程技術在傳統(tǒng)鋁金屬導線無法突破瓶頸之情況下，經過多年的研究發(fā)展，銅導線已經開始成為半導體材料的主流， 由于銅的電阻值比鋁還小，因此可在較小的面積上承載較大的電流， 讓廠商得以生產速度更快、電路更密集，且效能可提升約 3040％的芯片。亦由于銅的抗電子遷移（電版移民）能力比鋁好，因此可減輕其電移作用，提高芯片的可靠度。在半導體制程設備供貨商中，只有應用材料公司能提供完整的銅制程全方位解決方案與技術，包括薄膜沉積、蝕刻、電化學電鍍及化學機械研磨等。 半導體制造過程? 後段（ Back End） 后工序構裝（ Packaging）： IC構裝依使用材料可分為陶瓷（ ceramic）及塑膠（ plastic）兩種，而目前商業(yè)應用上則以塑膠構裝為主。以塑膠構裝中打線接合為例，其步驟依序為晶片切割（diesaw）、黏晶（ diemount/diebond）、銲線（ wirebond）、封膠（ mold）、剪切 /成形（ trim/form）、印字（ mark）、電鍍（ plating）及檢驗（ inspection）等。測試制程（ Initial Test and Final Test）1 晶片切割（ Die Saw）? 晶片切割之目的為將前製程加工完成之晶圓上一顆顆之 晶粒（ die）切割分離。 舉例來說：以 ，每片八寸晶圓上可制作近六百顆以上的 64M微量。 欲進行晶片切割，首先必須進行 晶圓黏片，而後再送至晶片切割機上進行切割。切割完後之晶粒井然有序排列於膠帶上，而框架的支撐避免了 膠帶的皺摺與晶粒之相互碰撞。 2黏晶（ Die Bond）黏晶之目的乃將一顆顆之晶粒置於導線架上並以銀膠（ epoxy）黏著固定。黏晶完成後之導線架則經由傳輸設 備送至彈匣（ magazine）內，以送至下一製程進行銲線。 3銲線（ Wire Bond）IC構裝製程（ Packaging）則是利用塑膠或陶瓷包裝晶粒與配線以成積體電路（ IntegratedCircuit；簡稱 IC），此製程的目的是為了製造出所生產的電路的保護層，避免電路受到機械性刮傷或是高溫破壞。最後整個積體電路的周圍會 向外拉出腳架（ Pin），稱之為打線，作為與外界電路板連接之用。4封膠（ Mold）封膠之主要目的為防止?jié)駳庥赏獠壳秩?、以機械方式支 持導線、內部產生熱量之去除及提供能夠手持之形體。其過程為將導線架置於框架上並預熱，再將框架置於壓模機上的構裝模上，再以樹脂充填並待硬化。 5剪切 /成形（ Trim /Form）? 剪切之目的為將導線架上構裝完成之晶粒獨立分開，並 把不需要的連接用材料及部份凸出之樹脂切除（ dejunk）。成形之目的則是將外引腳壓成各種預先設計好之形狀 ，以便於裝置於電路版上使用。剪切與成形主要由一部衝壓機配上多套不同製程之模具，加上進料及出料機構 所組成。 6印字（ Mark）? 印字乃將字體印於構裝完的膠體之上，其目的在於註明 商品之規(guī)格及製造者等資訊。 7檢驗（ Inspection） ? 晶片切割之目的為將前製程加工完成之晶圓上一顆顆之 檢驗之目的為確定構裝完成之產品是否合於使用。其中項目包括諸如：外引腳之平整性、共面度、腳距、印字 是否清晰及膠體是否有損傷等的外觀檢驗。 8封　　 裝 ? 制程處理的最后一道手續(xù)，通常還包含了打線的過程。以金線連接芯片與導 線架的線路，再封裝絕緣的塑料或陶瓷外殼，并測試集成電路功能是否正常。硅器件失效機理? 1 氧化層失效：針孔、熱電子效應? 2 層間分離： ALSi、 CuSi合金與襯底熱膨脹系數不匹配。? 3 金屬互連及應力空洞? 4 機械應力? 5 電過應力 /靜電積累? 6 LATCHUP? 7 離子污染典型的測試和檢驗過程? 1。芯片測試（ wafer sort）? 2。芯片目檢（ die visual）? 3。芯片粘貼測試（ die attach）? 4。壓焊強度測試（ lead bond strength）? 5。穩(wěn)定性烘焙（ stabilization bake）? 6。溫度循環(huán)測試（ temperature cycle）? 8。 離心測試（ constant acceleration）? 9。滲漏測試（ leak test）? 10。高低溫電測試? 11。高溫老化（ burnin）? 12。老化后測試（ postburnin electrical test）芯片封裝介紹 一、 DIP雙列直插式封裝? DIP(DualIn－ line Package) 絕大多數中小規(guī)模集成電路 (IC) 其引腳數一般不超過 100個。 DIP封裝具有以下特點： PCB(印刷電路板 )上穿孔焊接，操作方便。，故體積也較大。Intel系列 CPU中 8088就采用這種封裝形式，緩存 (Cache)和早期的內存芯片也是這種封裝形式。ThroughHole Axial Radial? DIP(雙列式插件 )– Use(用途 ): DualInlinePackage– Class letter (代號 ): Depend– Value Code(單位符號 ): M