半導體制造工藝_11刻蝕(編輯修改稿)
2025-03-22 15:10 本頁面
【文章內(nèi)容簡介】 硅鹵化物。 CΘF +Si ΘSi = SiF + 17kcal/mol 反應需要一個凈正能量， CF4本身不會直接刻蝕硅。等離子體高能量 的電子碰撞會使 CF4分子分裂生產(chǎn)自由的氟原子和分子團，使得形成 SiF是能量有利的。 24 半導體制造工藝基礎(chǔ) 第五章 刻蝕原理 氧氣的作用 等離子刻蝕基本原理 在 CF4進氣中加入少量氧氣會提高硅和二氧化硅的刻蝕速率 。 人們認為氧氣與碳原子反應生成 CO2， 這樣從等離子體中去掉一些碳 ， 從而增加 F的濃度 ， 這些成為富氟等離子體 。 往 CF4等離子體中每增加 12%的氧氣 ， F濃度會增加一個數(shù)量級 ， 對硅的刻蝕速率增加一個數(shù)量級 。 25 半導體制造工藝基礎(chǔ) 第五章 刻蝕原理 CF4等離子體 26 半導體制造工藝基礎(chǔ) 第五章 刻蝕原理 Si+4F*?SiF4? SiO2+4F*?SiF4? +O2? Si3N4+12F*?3SiF4? +2N2? 硅、 Si3N4和 SiO2刻蝕 CF4中添加少量 O2可增加對 Si， SiO2和 Si3N4的腐蝕速率 少量添加氣體可增加選擇性 10%O2可獲得最大的 Si/SiO2刻蝕比 27 半導體制造工藝基礎(chǔ) 第五章 刻蝕原理 在 CF4中加入少量 H2，可使 CFx： F*的濃度比增加。 從而使 SiO2:Si及 Si3N4： Si的腐蝕速率比增大 28 半導體制造工藝基礎(chǔ) 第五章 刻蝕原理 增加 F/C比（加氧氣），可以增加刻蝕速率 減少 F/C比（加氫氣），刻蝕過程傾向于形成 高分子膜 29 半導體制造工藝基礎(chǔ) 第五章 刻蝕原理 刻蝕方向性的增加 ?增加離子轟擊（物理刻蝕分量） ?側(cè)壁增加抑制物（ inhibitor） DRIE 30 半導體制造工藝基礎(chǔ) 第五章 刻蝕原理 本節(jié)課主要內(nèi)容 什么是圖形轉(zhuǎn)移技術(shù)？ 刻蝕的兩個關(guān)鍵問題？ 21rrS ?選擇性 方向性 ve r tla trrA ?? 1光刻＋刻蝕 干法刻蝕 純物理刻蝕 純化學刻蝕 反應離子刻蝕 RIE 增加方向性、選擇性的方法 CF4/O2 濕法腐蝕： Si—— HNA各向同性 —— KOH各向異性 SiO2—— HF MEMS 31 半導體制造工藝基礎(chǔ) 第五章 刻蝕原理 反應等離子體刻蝕技術(shù)與設(shè)備 一個反應等離子體刻蝕反應器包括一個真空腔、抽氣泵系統(tǒng)、電源供應產(chǎn)生器、壓力探測器、流量控制器與終點探測器等。 32 半導體制造工藝基礎(chǔ) 第五章 刻蝕原理 1 10 100 1000 1 10 100 1000 低于高密度 ECR， ICP 低壓整批 RIE 單片晶片 RIE 桶狀等離 子體刻機 33 半導體制造工藝基礎(chǔ) 第五章 刻蝕原理 反應離子刻蝕（ RIE） 平行板系統(tǒng) RF RF 34 半導體制造工藝基礎(chǔ) 第五章 刻蝕原理 電子回旋共振（ ECR）等離子體刻蝕機 大多數(shù)的等離子體抗蝕機，除了三極 RIE外，都無法提供獨立控制等離子體參數(shù)的能力。導致轟擊損傷的嚴重問題。 ECR結(jié)合微波電源與靜電場來驅(qū)使電子沿磁場線作一定角頻率的回旋。當此頻率等于外加微波頻率時，電子能量與外加磁場產(chǎn)生共振耦合，造成大量的分解與電離。 35 半導體制造工藝基礎(chǔ) 第五章 刻蝕原理 其他高密度等離子體刻蝕機 由于 ULSI的線寬持續(xù)縮小，逼近傳統(tǒng)的 RIE系統(tǒng)極限，除了 ECR系統(tǒng)外，其他形式的高密度等離子體源（ HDP），如電感耦合等離子體源（ ICP）、變壓器耦合等離子體源（ TCP）、表面波耦合等離子體源（ SWP）也已開始發(fā)展。這些設(shè)備擁有高等離子體密度與低工藝壓強。 另外， HDP等離子體源對襯底的損傷較?。ㄒ驗橐r底有獨立的偏壓源與側(cè)電極電勢），并有高的的各向異性（因為在低壓下工作但有高活性的等離子體密度）。 然而，由于其復雜且成本較高，這些系統(tǒng)可能不會使用于非關(guān)鍵性的工藝，如側(cè)壁間隔與平坦化工藝。 36 半導體制造工藝基礎(chǔ) 第五章 刻蝕原理 等離子體 RF RF 介電板 變壓器耦合等離子體反應設(shè)備示意圖 37 半導體制造工藝基礎(chǔ) 第五章 刻蝕原理 集成等離子體工藝 半導體晶片都是在潔凈室里加工制作，以減少大氣中的塵埃污染。當器件尺寸縮小，塵埃的污染成為一
教學課件相關(guān)推薦
鄂ICP備17016276號-1