【文章內(nèi)容簡介】 。 (3)測頻的標(biāo)準(zhǔn)頻率信號 50MHZ信號采用晶體振蕩源電路進(jìn)行提供。 電源模塊 整個電路的 供電電源如圖所示， 220V 交流電經(jīng)變壓、整流、濾波后，由一片 7805 三端穩(wěn)壓器向系統(tǒng)提供 +5V電壓信號。本設(shè)計(jì)采用 5V電源電壓供電，直流穩(wěn)壓電源電路包括整流濾波、電源變壓器以及穩(wěn)壓電路。 電源的變壓器會把交流電 220V電壓變換為所需要得值，在通過整流電路把交流電壓改為脈動直流電壓。因?yàn)檫@個直流電壓還包含有大的紋波，因而必須通過濾波電路來進(jìn)行濾除，因此得到平滑直流電壓。但是這種電壓會跟隨電網(wǎng)進(jìn)行波動（一般會有大概 10%的波動左右），并且負(fù)載和溫度電源部分 顯示電路 鍵盤輸入 時(shí)鐘電路 單 片 機(jī) CPLD 芯片 50MHZ 標(biāo)準(zhǔn)頻率 自校輸入 被測信號整形電路 陜西理工學(xué)院畢業(yè)設(shè)計(jì) 第 5 頁 共 54 頁 也會發(fā)生變化。因此在整流濾波電路以后，還必須有穩(wěn)壓電路。穩(wěn)壓電路 它的主要作用是當(dāng)電網(wǎng)電壓負(fù)載、溫度和波動發(fā)生變化時(shí)，讓輸出的直流電壓保持在穩(wěn)定狀態(tài)。 采用輸出電壓為 +5V的 7805進(jìn)行輸出。變壓器會把電網(wǎng)為 220V的電壓轉(zhuǎn)換為 +9V電壓，經(jīng)過二極管的橋式整流以后，會把 7~8V的電壓送到 7805的輸入端，用電容 C5和 C6 實(shí)現(xiàn)頻率的補(bǔ)償，以防穩(wěn)壓器 7805產(chǎn)生了高頻自激以及抑制電路所帶入的一個高頻干擾， C4和 C7采用了電解電容，以減少穩(wěn)壓電源的輸出端由輸入電源模塊帶入得低頻性干擾。 D8為大電流保護(hù)二極管，防止在輸入端偶然短路到地時(shí)，輸出端大電容上存儲的電壓反極性加到輸出、輸 入端之間而損壞芯片。 圖中用一個發(fā)光二極管來檢測電源電路是否通電，同時(shí)還可作為電源電路是否出現(xiàn)故障的標(biāo)志，當(dāng) LED亮則完好，否則電源電路可能未上電或出現(xiàn)錯誤，起到一個很好的自動電源檢測功能 。 176。176。T R A N S1432D 3C 4D 5 D 6穩(wěn) 壓 器 7 8 0 5123IOG+2 2 0 VU 1 4D 42 2 0 0 181。 F+C 50 . 1 181。 FC 60 . 1 181。 FC 72 2 0 0 181。 F5 1 0 ΩD 7L E DD 8 I N 4 0 0 5 圖 電源模塊電路 顯示電路 系統(tǒng)硬件電路中，單片機(jī) MCU與 FPGA進(jìn)行數(shù)據(jù)交換占用了 P0口、 P1口和 P3口，因此數(shù)據(jù)顯示電路的設(shè)計(jì)采用靜態(tài)顯示的方式，顯示電路由 8個共陽極數(shù)碼管以及 8片 1位串入， 8位并出的 74LS164芯片構(gòu)成。 采用這種顯示不僅 是占用了較少的單片機(jī)端口，而且很好的把單片機(jī)資源進(jìn)行了利用，其編碼規(guī)律也容易掌握，讓軟件編程也得到了簡化，在實(shí)驗(yàn)的過程中，其可靠性也得到了很好的體現(xiàn)。其顯示電路如下圖 。 74LS164 是 8 位的高速串入 /并出的移位寄存器 ,它會隨著時(shí)鐘信號的一個高低變化，串行數(shù)據(jù)通過一個 2輸入與門同步的送入，使用獨(dú)立于時(shí)鐘的主控復(fù)位端讓寄存器的輸出端變?yōu)榈碗娖?，并且采用肖特基鉗位電路，達(dá)到了高速運(yùn)行目的。除此之外它還有之下的一些特點(diǎn)：①異步主控復(fù)位；② 35MHz 的移位頻率；③同步數(shù)據(jù)傳輸；④門控串行輸入；⑤靜電的放電值是 大于 3500V 的；⑥利用鉗位二極管進(jìn)行限制終端。 在這個設(shè)計(jì)中， 74LS164它的連接方式是： 74LS164輸出端 Q0～ Q7接 LED數(shù)碼管的 dp、 g、 f、e、 d、 c、 b、 a，并且 Q7連接剩下一個 74LS164的 A， B端，脈沖 CLK連單片機(jī)的 TXD端口，單片機(jī)的 RXD端連接到第一個芯片的 AB端， 74LS164芯片的 RET端接 VCC。在這種狀態(tài)下，數(shù)碼管編碼狀態(tài)如下表所示 。 陜西理工學(xué)院畢業(yè)設(shè)計(jì) 第 6 頁 共 54 頁 表 數(shù)碼管的編程表 顯示數(shù)碼 段 碼 顯示數(shù)碼 段 碼 0 0c0h 8 80h 1 0f9h 9 90h 2 0a4h A 88h 3 0b0h B 83h 4 99h C 0c6h 5 92h D 0a1h 6 82h E 86h 7 0f8h F 8eh 單片機(jī)的時(shí)鐘電路由 12MHz的晶振提供。 CPLD的標(biāo)準(zhǔn)頻率信號由 50 MHZ的有源晶振提供。自校輸入信號取自單片機(jī)的 12MHZ晶振。被測信號經(jīng)過放大整形電路調(diào)理后輸入。 陜西理工學(xué)院畢業(yè)設(shè)計(jì) 第 7 頁 共 54 頁 CPLD測頻專用模塊設(shè)計(jì) 利用 VHDL設(shè)計(jì)的測頻模塊邏輯結(jié)構(gòu)如圖所示 OUT[EEND] FIN CONTRL INT[CHEKF] CNT1 INT[FINPUT] INT [CHOICE] DSEL INT[DLRTRIG] TF INT[SEL] CONTRL2 GATE CNT2 INT [START] OUT OUT[ENDD] 圖 測頻模塊框圖 其中有關(guān)的 接口信號規(guī)定如下： （ 1） TF()： TF=0時(shí)等精度測頻； TF=1時(shí)測脈寬； （ 2） CLR/TRIG：當(dāng) TF=0時(shí)系統(tǒng)全部實(shí)現(xiàn)清零； TF為高電平時(shí) CLR/TRIG的上升沿將啟動計(jì)數(shù)器 2，進(jìn)行脈寬計(jì)數(shù)； （ 3） ENDD（ ）： ENDD=1計(jì)數(shù)結(jié)束，脈寬計(jì)數(shù)結(jié)束信號； （ 4） CHOICE（ ）：自校 /測頻選擇，當(dāng) 位高電平時(shí)為測頻功能； 為低電平時(shí)實(shí)現(xiàn)其自校功能； （ 5） START（ ）：當(dāng) TF=0時(shí)，其端口作為預(yù)置門控信號，門寬可以通過鍵盤用單片機(jī)進(jìn)行控制，當(dāng) 電平時(shí)預(yù)置門開，且其端口有第二種功能，此時(shí)，當(dāng) 為低電平時(shí)測的是負(fù)脈寬，為高電平時(shí)測正脈寬，采用這個功能可以得到脈寬及占空比的輸出數(shù)據(jù)； （ 6） EEND（ ）： EEND=0時(shí)等精度計(jì)數(shù)結(jié)束； （ 7） SEL[2? 0]（ ， ， ）：計(jì)數(shù)值的讀出選通信號控制。 /周期的實(shí)現(xiàn) CHKF FOUT FIN CHOIS FIN CLK1 START EEND CLR CLK2 FSD CLRC CLK Q[31? 0] CLR FIN ENDD START PUL CLR CLK2 CLKOUT FSD CNL PUL CLK Q[31...0] CLR Q[31? 0] Q[31? 0] OO[7? 0] SEL[2? 0] 陜西理工學(xué)院畢業(yè)設(shè)計(jì) 第 8 頁 共 54 頁 圖 測頻測周期原理圖 （ 1）令 TF=0，進(jìn)行等精度測頻率，在 CONTRL端連接一個正脈沖，以便測試初始化電路狀態(tài)； （ 2）將預(yù)置 門控信號的測頻測周期模塊的 START端置為高電平，這時(shí)預(yù)置門就會開始定時(shí)，而且被測信號的上升沿就會打開計(jì)數(shù)器 1進(jìn)行計(jì)數(shù)，同時(shí)會讓標(biāo)準(zhǔn)信號頻率進(jìn)入計(jì)數(shù)器 2。 （ 3）預(yù)置門定時(shí)結(jié)束時(shí)會把測頻測周期的 START端置為低電平，等到被測信號的上升沿到來時(shí)，計(jì)數(shù)器 1停止計(jì)數(shù)，同時(shí)關(guān)斷計(jì)數(shù)器 2對 fs的計(jì)數(shù)； （ 4）計(jì)數(shù)結(jié)果結(jié)束以后， EEND 端會輸出低電平來表示計(jì)數(shù)的結(jié)束，單片機(jī)在得到這個信號后，就可以利用 、 、 1和計(jì)數(shù)器 2的計(jì)數(shù)結(jié)果值，并且采用等精度測量頻率或周期的公式進(jìn)行基本運(yùn)算，計(jì) 算后得頻率及周期。 控制部件的設(shè)計(jì) 如圖所示，在 D觸發(fā)器輸入端 START 是高電平時(shí)，如果 FIN端是上升沿，則其 Q 端就會被置為高電平，此時(shí)導(dǎo)通 FIN到 CLK1和 FSD到 CLK2，并且 EEND端會被置為高電平作為它的標(biāo)志位；在 D觸發(fā)器輸入端 START被置為低電平的時(shí)候，如果 FIN端輸入了脈沖的上升沿，則 FIN到 CLK1與 FSD到 CLK2的通道就會被切斷。 圖 測頻測周期原理圖 計(jì)數(shù)設(shè)計(jì) 在測頻專用框圖中，計(jì)數(shù)器 1與計(jì)數(shù)器 2都是 32位的計(jì)數(shù)器，由 DSEL模塊進(jìn)行控制，單 片機(jī)分四次將 32位的數(shù)據(jù)全部進(jìn)行讀出。 圖 計(jì)數(shù)模塊 陜西理工學(xué)院畢業(yè)設(shè)計(jì) 第 9 頁 共 54 頁 脈沖寬度的測量及占空比模塊的設(shè)計(jì) 根據(jù)脈寬測量的原理，設(shè)計(jì)如圖下所示的原理圖電路。 圖 脈沖寬度的測量和占空比模塊 圖 脈沖寬度工作如下： （ 1） 給 CONTRL2的清零端送一個脈沖用來初始化電路的工作狀態(tài)； （ 2）把 GATE所在的 CNL端口置為高電平狀態(tài)，用來表示脈沖寬度的測量，此時(shí)計(jì)數(shù)器 2輸入信號是FSD。 （ 3）當(dāng)被測信號的上升沿到來時(shí)， CONTRL2的 PUL端口輸出為高電平 時(shí)，標(biāo)準(zhǔn)信號就會進(jìn)入計(jì)數(shù)器2進(jìn)行計(jì)數(shù)。 （ 4）當(dāng)被測信號的下降沿到來時(shí)， CONTRL2的 PUL端口為低電平時(shí)，計(jì)數(shù)器 2就會將被切斷。 （ 5）此時(shí)單片機(jī)就會讀出計(jì)數(shù)器 2的計(jì)數(shù)結(jié)果，并且由測量公式，計(jì)算出它的脈沖寬度， CONTRL2模塊特點(diǎn)就是：只有在 CONTRL2模塊被進(jìn)行初始化以后才能進(jìn)行工作，不然 PUL輸出的始終是零。 當(dāng)其在先檢測到上升沿以后 PUL才是高電平，接著在檢測為下降沿時(shí)， PUL的輸出為低電平；當(dāng) ENDD檢測輸出為高電平，就會通知單片機(jī)這個測量計(jì)數(shù)結(jié)束；當(dāng)先檢測為下降沿時(shí)，并且 PUL沒有變化；在 檢測到上升沿并緊接著一個下降沿后，測脈寬測占空比模塊就不會發(fā)生變化一直到另外的初始化的信號來到。占空比的測式方法為，記錄下測量的脈沖寬度的記錄值，即計(jì)數(shù)器 1的計(jì)數(shù)值 N1，在將輸入信號進(jìn)行反相，再次測量脈沖寬度，就會得到計(jì)數(shù)器 2的計(jì)數(shù)值為 N2，則占空比為： 占空比 =N1/(N1+N2)*100% 陜西理工學(xué)院畢業(yè)設(shè)計(jì) 第 10 頁 共 54 頁 AT89C51單片機(jī)性能 AT89C51的內(nèi)部含有 4K字節(jié)的可編程且可擦除的快閃存儲器以及 128個字節(jié)的 RAM。它是一個高性能，低電壓的且由 CMOS構(gòu)成的 8位的單片機(jī)。利用了 ATNIEL高密度且不容易失去的存儲器的制造技術(shù)進(jìn)行了制造，和 MCS51指令集以及輸出的管腳相互兼容。因?yàn)閷⒍喙δ艿?8位 CPU及快閃存儲器已經(jīng)組合在了單個芯片中， ATMEL公司的 AT89C51它是一種高效的微控制器，為很多的嵌入式系統(tǒng)提出了一種靈活性較高而且價(jià)格低廉的方案。 圖 AT89C51 管腳圖 (1)AT89C51的基本特性 : *與 MCS51兼容 *4K字節(jié)的可編程性快閃存儲器 *壽命： 1000次的擦與寫 *數(shù)據(jù)的保存時(shí)間：十年 *128*8位的內(nèi)部隨機(jī)存 儲存儲器 *32位的可編程端口 I/O線 *兩個且 16位的定時(shí) /計(jì)數(shù)器 *中斷源五個 *可編程的串行通道 *低功耗閑置及掉點(diǎn)模式 *時(shí)鐘電路及片內(nèi)振蕩器 （ 1）每個管腳具體的說明如下： P0口： P0口是一個 8位的開路且雙向控制的 I/O口，它的引腳可以驅(qū)動 TTL門 8個，當(dāng) P1口管腳輸入了數(shù)據(jù)時(shí)，應(yīng)該先把 P1口置。當(dāng)成為數(shù)據(jù)總線 /外部地址使用的時(shí)候，它用于傳輸?shù)?8位地址以及 8位數(shù)據(jù)，當(dāng)快閃編程的時(shí)候， P0口輸入，如果作為快閃校驗(yàn)的時(shí)候， P0 口輸出，此時(shí)P0口的外部就會被拉到高電平。 陜西理工學(xué)院畢業(yè)設(shè)計(jì) 第 11 頁 共 54 頁 P1口： P1口利用內(nèi)部提供 了上拉電阻且擁有 8位的雙向 I/O口， P2口緩沖器可以驅(qū)動 TTL門 4個，如果 P2口被置為高電平時(shí)，它的管腳就會被內(nèi)部的上拉電阻進(jìn)行拉高，作為它的輸入。當(dāng) P2口作為外部程序的存儲器或者外部數(shù)據(jù)的存儲器進(jìn)行存取的時(shí)候， P2口就會輸出地址的高 8位。 P3口： P3口的管腳擁有八個且?guī)в袃?nèi)部上拉電阻的 I/O口，可以驅(qū)動 TTL門 4個。如果 P3口被寫入 1時(shí)，它就會被內(nèi)部置為高電平，然后用做輸入。 P3口還可以作為單片機(jī)的特殊的功能口，如下所示： 管腳的備選功能： * RXD (串行的輸入口 ) * TYD（ 串行的輸出口） * /INTO （外部中斷零） * /INTI（外部中斷 1） * T0（計(jì)時(shí)器 0外部輸入） * T1（計(jì)時(shí)器 1外部輸入） * WR （外部數(shù)據(jù)選通） * /RD（外部數(shù)據(jù)存儲器讀選通） * P3 口同時(shí)為快閃編程和編程校驗(yàn)接收一些控制信號 系統(tǒng)初始化后，主程序不斷掃描鍵盤子程序，當(dāng)開始鍵按下后，程序轉(zhuǎn)到測頻率的子程序執(zhí)行測頻功能。那么讀入開始鍵之后馬上跳轉(zhuǎn)到測頻子程序，此時(shí)子程序會先置測