【導(dǎo)讀】本課題的等精度數(shù)字頻率計(jì)設(shè)計(jì)，采用當(dāng)今電子設(shè)計(jì)領(lǐng)域流行的EDA技術(shù)，以CPLD為核。EPM7128SLC84-15完成各種時(shí)序邏輯控制、計(jì)數(shù)功能。在QuartusⅡ平臺上，用VHDL語言編程完成。了CPLD的軟件設(shè)計(jì)、編譯、調(diào)試、仿真和下載。用AT89C51單片機(jī)作為系統(tǒng)的主控部件，實(shí)現(xiàn)整個(gè)。[3]李建忠，《單片機(jī)原理及應(yīng)用》，西安，西安電子科技大學(xué)出版社，2020；1─4周：查閱資料及方案論證，完成開題報(bào)告；5─10周：熟悉開發(fā)環(huán)境，完成單元電路、模塊調(diào)試；14─15周：系統(tǒng)優(yōu)化，及測試；16周：整理資料，撰寫論文。17周：準(zhǔn)備答辯。用AT89C51作為系統(tǒng)的主控部件，實(shí)現(xiàn)了電路的測試信號控制、數(shù)據(jù)處理、鍵盤掃描和顯示輸出，CPLD芯片。本課題將單片機(jī)AT89C51的控制靈活性及CPLD的現(xiàn)場可編程性相結(jié)合，不但大大縮短了開。發(fā)研制周期，而且使系統(tǒng)的結(jié)構(gòu)緊湊、測頻范圍寬、精度高等優(yōu)點(diǎn)。

　　

【正文】 artusⅡ 編譯器完成的功能有：檢查設(shè)計(jì)錯(cuò)誤，對邏輯進(jìn)行綜合，提取定時(shí)信息，在指定的 Altera系列器件中進(jìn)行適配分割，即適配模塊、分析綜合模塊、定時(shí)分析模塊與匯編模塊。各個(gè)模塊還 可以獨(dú)立調(diào)用。 (3)仿真（ Simulation） 這步是不可或缺的。仿真包含了時(shí)序仿真和功能仿真。 ①功能仿真：主要是對設(shè)計(jì)的邏輯功能進(jìn)行測試看是否正確； ②時(shí)序仿真：主要是測試目標(biāo)器件里設(shè)計(jì)的邏輯功能與最壞情況的時(shí)序。時(shí)序仿真也就是延時(shí)仿真，因?yàn)槠骷煌?、布局布線不同會給延時(shí)造成不同的影響，所以對系統(tǒng)進(jìn)行檢驗(yàn)設(shè)計(jì)性能、時(shí)序仿真與消除競爭和冒險(xiǎn)它是不可或缺的步驟。 仿真器的激勵(lì)源可以是基于文件的向量文件（ .vec），也可以是由波形編輯器產(chǎn)生的向量波形文件（ .vwf）。 (4)配置下載程序（ Configuration/Download） 使用 QuartusⅡ 軟件成功編譯工程之后，就能對 Altera 的 器件編程或者配置了。 QuartusⅡ 編程器會利用編譯環(huán)節(jié)上產(chǎn)生的編程文件和 Altera 的 編程硬件來對器件編程與配置。也可以利用編程器的軟件獨(dú)立版本對其器件，進(jìn)行編程與配置。在編程器里可對編程硬件、編程模式與編程文件等進(jìn)行設(shè)置。 Quartus Ⅱ的使用方法 基于 Quartus Ⅱ的工程文件由所有的設(shè)計(jì)文件、軟件源文件以及完成其他操作所需的文件組成，因此它是基于工程管理的系統(tǒng)設(shè)計(jì)。 （ 1）打開 Quartus Ⅱ 集成開發(fā)環(huán)境，選擇 FileNew Project Wizard，彈出 New Project Wizard 對話框，如圖 。在該對話框中依次指定工程目錄、工程名和頂層文件名。單擊 Next按鈕，如果工程目錄不存在， Quartus Ⅱ 軟件將彈出一個(gè)提示對話框，這時(shí)只要單擊“是”按鈕，軟件將自動(dòng)創(chuàng)建一個(gè)目錄來保存工程，且文件名與實(shí)體名必須保持一致。 陜西理工學(xué)院畢業(yè)設(shè)計(jì) 第 18 頁 共 54 頁 圖 工程保存 （ 2）打開文本編輯器。選擇 FileNew,在彈出的新建設(shè)計(jì)文件選擇對話框中，選擇 Device File 選項(xiàng)卡下的 AHDL File、 Verilog HDL File 或 VHDL，然后單擊 OK按鈕，打開一個(gè)文本編輯器對話框； (3)使用硬件編程性語言進(jìn)行文本程序的輸入； （ 4）進(jìn)行文本文件的編譯，看有無錯(cuò)誤，可生成各個(gè)模塊的原理圖器件； （ 5） 新建文件夾并且新建工程 ， 將 各個(gè)模塊 文件夾中的文件復(fù)制到新建立的文件夾中，不應(yīng)選擇覆蓋選項(xiàng)； （ 6） 在新建工程中打開原理圖輸入方式。按照原理框圖輸入，在輸入界面雙擊鼠標(biāo)左鍵，在 Name欄中輸入實(shí)體名，點(diǎn)擊 OK選 擇合適位置放置即可； （ 7） 在原理圖輸入完成后，選擇 Assignmentsettings,在 category 的 Device 項(xiàng)下，選擇目標(biāo)芯片，在 Device and pin options 選項(xiàng)，將 Dualpurporse pins 選項(xiàng)下的 nce 選擇為 ‘ use as regular I/O’； （ 8） 選擇 processing— start pilation 命令，啟動(dòng)全程編譯； （ 9） 編譯無誤后，選擇 AssignmentsAssignment Editor 命令進(jìn)入。 Assignment Editor 編 輯窗口，在category列表框中選擇 Locations； （ 10） 雙擊 To欄的《 New》，選擇 node Finder選項(xiàng)，單擊 list 按鈕，雙擊左欄需鎖定的信號名，這些信號即跳到右欄，單擊 OK按鈕，這些信號立即進(jìn)入信號編輯欄，最后在此表框中分別鍵入需要鎖定的端口引腳； （ 11） 引腳配置完成后，存儲這些引腳信息，選擇 Start plication 命令，以后如果改變次引腳或其他配置都需要重新編譯后才能引腳鎖定信息編譯進(jìn)編程下載文件中； 陜西理工學(xué)院畢業(yè)設(shè)計(jì) 第 19 頁 共 54 頁 （ 12） 將適配板上的 JTAGI和 USB 或并口通信線連接好，打開電源， 選擇 Tools programmar 命令，在彈出的編程窗口的編程模 式 made 中選擇 JAET 并選中下載文件右側(cè)第一個(gè)小方框，注意要仔細(xì)核對下載文件路徑和文件名。如果此文件沒有出現(xiàn)，可單擊左側(cè)的 Add File 按鈕，手動(dòng)選擇配置； （ 13） 若是初次安裝的 QuartusⅡ ,在編程器選擇操作單擊編程窗口左上角的 Hard ware set up 按鈕，在 Hard ware set up 對話框中，雙擊此選項(xiàng)中選項(xiàng) USBBlaster 之后，單擊 close 按鈕，關(guān)閉對話框即可，這時(shí)應(yīng)該可以使用 currently selected hard ware 右側(cè)顯示出 USBBlaster； （ 14） 單擊下載標(biāo)符， start 按鈕即可對目標(biāo)器件進(jìn)行配置下載操作，當(dāng) progress 顯示 100%，以及在底部的處理欄中出現(xiàn) confoguration succeded,表示編程成功； （ 15） 觀察實(shí)驗(yàn)箱上的顯示情況。 陜西理工學(xué)院畢業(yè)設(shè)計(jì) 第 20 頁 共 54 頁 伴隨這篇畢業(yè)論文的收筆，我的畢業(yè)設(shè)計(jì)也接近了尾聲。不論從理論知識還是從實(shí)際操作中我都學(xué)會了很多知識。經(jīng)過這次畢業(yè)設(shè)計(jì)，它讓我接觸到了更多平時(shí)沒有接觸 到的科學(xué)儀器設(shè)備、元器件以及獲得相關(guān)的儀器調(diào)試經(jīng)驗(yàn)，同時(shí)我也發(fā)現(xiàn)了自己在這方面還有很多不足。在這次畢業(yè)設(shè)計(jì)中，體會到理論知識對實(shí)踐有很大的指導(dǎo)性作用，學(xué)會了高效率的查閱資料、運(yùn)用工具書、利用網(wǎng)絡(luò)來查找資料，各種參數(shù)都需要自己去進(jìn)行調(diào)整。在這過程中，偶爾還會遇到錯(cuò)誤的資料現(xiàn)象，這就要求我們應(yīng)該更好的去注重實(shí)踐環(huán)節(jié)。在畢業(yè)設(shè)計(jì)中，我們應(yīng)該注意重點(diǎn)與細(xì)節(jié)的關(guān)系。 在本次做畢業(yè)設(shè)計(jì)的過程中，系統(tǒng)采用了 CPLD的計(jì)數(shù)，而顯示部分由單片機(jī) AT89C51來完成。在此次設(shè)計(jì)中，我利用了單片機(jī)與 CPLD的相結(jié)合，很好的提高了 系統(tǒng)的精度。除此之外，在畢設(shè)的設(shè)計(jì)中，我學(xué)會了自己查閱資料，自己結(jié)合課本去理解問題本身，也學(xué)會了如何去解決問題，提高了自身的能力。 總的來說，這一次的畢業(yè)設(shè)計(jì)，讓我學(xué)習(xí)了很多很多自己以前從沒有了解過的東西，讓我在這段時(shí)間中一天一天的成長，這一次的實(shí)踐，也讓我意識到，在即將到來的社會考驗(yàn)中，我們需要定下心里，去掉內(nèi)心的焦躁，為每一份工作，做出自己最大的努力。 陜西理工學(xué)院畢業(yè)設(shè)計(jì) 第 21 頁 共 54 頁 致謝 在這次的畢業(yè)設(shè)計(jì)中特別感謝梁老師。在本次的畢業(yè)設(shè)計(jì)的實(shí)現(xiàn)中梁老師給予了我很大的幫助，尤其是在硬件電路的理解上。在此次設(shè)計(jì)過程中遇到了很多的困難，梁老師的鼓勵(lì)是相當(dāng)重要的一部分，同時(shí)也在積極的幫助我解決問題完成項(xiàng)目。正是在這樣的幫助下我才能取得現(xiàn)在的畢設(shè)成果。在此也感謝學(xué)校對我的培養(yǎng)，使我在大學(xué)期間學(xué)到了很多有用知識。最后，也在此感謝學(xué)校的各位老師給予的幫助。 在此，謹(jǐn)對領(lǐng)導(dǎo)及指導(dǎo)老師的辛勤培養(yǎng)和悉心關(guān)懷致以最誠摯的謝意！也祝愿老師在今后的科研工作中身體健康，工作順利！學(xué)院的未來更加繁榮昌盛 ! 陜西理工學(xué)院畢業(yè)設(shè)計(jì) 第 22 頁 共 54 頁 參考文獻(xiàn) [1]謝檬，申 忠如 .基于 CPLD的等精度頻率計(jì)的 設(shè)計(jì) 《微計(jì)算機(jī)信息》， 2020， 27（ 14） [2]張青林 .基于單片機(jī)和 CPLD的數(shù)字頻率計(jì)設(shè)計(jì) 《合肥學(xué)院學(xué)報(bào)：自然科學(xué)版》， 2020 [3]李建忠，《單片機(jī)原理及應(yīng)用》，西安，西安電子科技大學(xué)出版社， 2020； [4]謝自美等 .電子線路設(shè)計(jì)、實(shí)驗(yàn)、測試 .[M].華中科技大學(xué)出版社； [5]朱正偉 .EDA技術(shù) 及應(yīng)用 [M].北京：清華大學(xué)出版社 .2020年 10月 [6]李洪偉，袁斯華 .基于 QuartusII的 FPGA/CPLD設(shè)計(jì) [M].北京：電子工業(yè)出版社。 2020年 4月 [7]潘松，黃繼業(yè)編著 .EDA技術(shù)與 VHDL[M].北京：清華大學(xué)出版社 .2020年 11月 [8]王道憲，賀名臣，劉偉 .VHDL設(shè)計(jì)技術(shù) [M].北京：國防工業(yè)出版社 .2020年 8月第一版 [9]劉韜，樓興華編著 .FPGA數(shù)字電子系統(tǒng)設(shè)計(jì)與開發(fā)實(shí)例導(dǎo)航 [M].北京：人民郵電出版社 .2020年6月第一版 [10]宋萬杰，羅平，吳順君 .CPLD技術(shù) 及其應(yīng)用 [M].西安：西安電子科技大學(xué)出版社 .2020年 6月 [11]吳金戎，沈慶陽，郭庭吉 .8051單片機(jī)實(shí)踐與應(yīng)用 [M].北京：清華大學(xué)出版社 .2020年 9月第一版 [12]黃正瑾，徐堅(jiān)，章小麗等編著 .CPLD系統(tǒng)設(shè)計(jì)技術(shù)入門與應(yīng)用 [M].北京：電子工業(yè)出版社 .2020 [13]甘歷 .VHDL應(yīng)用與開發(fā)實(shí)踐 [M].北京：科學(xué)出版社 .2020年 5月第一版 [14]James , gray. VHDL Design Representation and Synthesis Second Edition[M].機(jī)械工業(yè)出版社 .2020年 3月 [15]Stefan Sjoholm,lennart Lindh. VHDL for designer[M].北京：清華大學(xué)出版社 .2020 [16]黃繼武，楊宏偉，明鋒 .單片機(jī) AT89C51在 UHF和 VHF頻率測量系統(tǒng)中應(yīng)用的研究 [J].武漢大學(xué)學(xué)報(bào) .2020年 2月 .第 48卷第 1期： 125~128 陜西理工學(xué)院畢業(yè)設(shè)計(jì) 第 23 頁 共 54 頁 附錄 附錄 A外文翻譯 Introduction of digital frequency meter Digital Frequency of munications equipment, audio and video, and other areas of scientific research and production of an indispensable instrument. Programming using Verilog HDL Design and Implementation of the digital frequency, in addition to the plastic part of the measured signal, and digital key for a part of the show, all in an FPGA chip to achieve. The entire system is very lean, flexible and have a modification of the scene. 1. And other precision measuring frequency Principle Frequency measurement methods can be divided into two kinds: (1) direct measurement method, that is, at a certain time measurement gate measured pulse signal number. (2) indirect measurements, such as the cycle frequency measurement, VF conversion law. Frequency Measurement indirect measurement method applies only to lowfrequency signals. Based on the principles of traditional frequency measurement of the frequency of measurement accuracy will be measured with the decline in signal frequency decreases in the more practical limitations, such as the accuracy and frequency of measurement