山東大學(xué)范愛萍數(shù)字電子技術(shù)第10章(10)(編輯修改稿)
2025-01-19 07:56 本頁面
【文章內(nèi)容簡介】 利用率 ， 縮小了系統(tǒng)體積 。 缺點(diǎn)是：制造工藝復(fù)雜 ， 器件工作速度不夠高 。 （ 2）根據(jù)驅(qū)動(dòng)方程，畫出 PLA的陣列圖。 ≤1 ≤1 ≤1 1J Q 2 Q 2 Q 1 Q 1 Q 0 Q 0 1K C1 1J 1K C1 1J 1K C1 1J 1K C1 Q 3 3 Q CP Rd X 1 1 低密度 PLD 數(shù)字電子技術(shù)基礎(chǔ) 上一頁 下一頁 回目錄 退出 PAL是在 PLA之后出現(xiàn)的一種 PLD。 它的結(jié)構(gòu)是與陣列可編程 ， 而或陣列固定 ， 這種結(jié)構(gòu)可使得編程比較簡單 。 三 、 可編程陣列邏輯 PAL 1 I 0 1 1 I 1 2 I ≤1 O 0 ≤1 1 O ≤1 2 O O 3 ≤1 低密度 PLD 數(shù)字電子技術(shù)基礎(chǔ) 上一頁 下一頁 回目錄 退出 例 用 PAL實(shí)現(xiàn) 2線 — 4線譯碼器 。 （ 1）根據(jù) 2線 — 4線譯碼器的真值表，寫出邏輯表達(dá)式： B EI 1 1 1 A ≤1 ≤1 ≤1 ≤1 1 Y 0 Y 2 Y Y 3 BAEIY 0 ? BAEI ?1 BAEIY ?2 ABEI?3（ 2）畫出用 PAL實(shí)現(xiàn)的陣列圖。 低密度 PLD 數(shù)字電子技術(shù)基礎(chǔ) 上一頁 下一頁 回目錄 退出 四、 通用陣列邏輯 GAL GAL用可編程的輸出邏輯宏單元 OLMC代替了固定輸出結(jié)構(gòu)。 GAL的結(jié)構(gòu) GAL16V8包括： 一個(gè) 64 32位的可編程與陣列、 8個(gè)輸入邏輯宏單元（ OLMC）、 9個(gè)輸入緩沖器、 8個(gè)三態(tài)輸出緩沖器和 8個(gè)反饋 /輸入緩沖器。 9 4 （ 5） 8 8 19 CC 1 （ 14） OLMC 8 GAL16V8 1 （ 13） 8 1 （ 19） V 1 OLMC OLMC 18 7 （ 12） 1 5 1 3 1 1 8 （ 18） OLMC 20 2 8 8 17 1 6 1 12 1 10 8 1 1 16 （ 17） OLMC （ 64 32） 1 1 13 OLMC 1 14 15 （ 16） 1 1 可編程與陣列 11 1 OLMC 8 OLMC CLK 低密度 PLD 數(shù)字電子技術(shù)基礎(chǔ) 上一頁 下一頁 回目錄 退出 包括一個(gè)或門 ，一個(gè)異或門 ，一個(gè) D觸發(fā)器 ，四個(gè)數(shù)據(jù)選擇器（ MUX） 輸出宏單元 OLMC 1 來自與 11 10 01 00 V CC 0 1 1 0 10 01 Q Q 11 00 D 1 邏輯陣列 反饋 CLK OE 來自鄰級(jí) 的輸出 PTMUX TSMUX OMUX FMUX OE CLK XOR（ n） I/O（ n） 乘積項(xiàng)數(shù)據(jù)選擇器 三態(tài)數(shù)據(jù)選擇器 輸出數(shù)據(jù)選擇器 反饋數(shù)據(jù)選擇器 輸出緩沖器 低密度 PLD 數(shù)字電子技術(shù)基礎(chǔ) 上一頁 下一頁 回目錄 退出 GAL芯片內(nèi)部設(shè)置有 82位結(jié)構(gòu)控制字，其中 SYN、 ACO、 AC1（ n）、 SOR（ n）決定 OLMC處于不同的工作模式。 SYN ACO AC1(n) XOR(n) 工作模式 輸出極性 備注 1 0 1 / 專用輸入 / 1和 11腳為數(shù)據(jù)輸入、 三態(tài)門禁止 1 0 0 0 專用組合 輸出 低電平有效 1和 11腳為數(shù)據(jù)輸入、 三態(tài)門選通 1 高電平有效 1 1 1 0 反饋組合 輸出 低電平有效 1和 11腳為數(shù)據(jù)輸入、三態(tài)門選通信號(hào)是第一乘積項(xiàng)，反饋信號(hào)取自 I/O 1 高電平有效 0 1 1 0 時(shí)序電路 組合輸出 低電平有效 1腳接 CLK， 11腳接 ， 至少另有一個(gè) OLMC為寄存器輸出模式 1 高電平有效 0 1 0 0 寄存器 輸出 低電平有效 1腳接 CLK， 11腳接 1 高電平有效 OEOEOLMC的 5種工作模式 低密度 PLD 數(shù)字電子技術(shù)基礎(chǔ) 上一頁 下一頁 回目錄 退出 高密度 PLA 高密度 PLD主要有現(xiàn)場可編程門陣列 FPGA和復(fù)雜可編程邏輯器件 CPLD兩大類。 一、復(fù)雜可編程邏輯器件 CPLD CPLD是在 G
外語相關(guān)推薦
鄂ICP備17016276號(hào)-1