【文章內(nèi)容簡(jiǎn)介】 ,3,2,1()7,4,0(21mFmF 解： 因 為 當(dāng) 譯 碼 器 的 使 能 端 有 效 時(shí) ， 每 個(gè) 輸出 ， 因此只要將函數(shù)的輸入變量加至譯碼器的地址輸入端 ， 并在輸出端輔以少量的門電路 ， 便可以實(shí)現(xiàn)邏輯函數(shù) 。 本題 F F2均為三變量函數(shù) ， 首先令函數(shù)的輸入變量ABC=A2A1A0， 然后將 F F2變換為譯碼器輸出的形式： iii MmY ??第 4章 組合邏輯電路 圖 4 – 15 例 4 5之電路 3 －8 譯碼器 E1 E2 A E2 BA1A2A0Y0Y7Y6Y5Y4Y3Y2Y11A B Camp。amp。F1F2第 4章 組合邏輯電路 2. 二 —十進(jìn)制譯碼器 二 —十進(jìn)制譯碼器也稱 BCD譯碼器 ， 它的功能是將輸入的一位 BCD碼 (四位二元符號(hào) )譯成 10個(gè)高 、 低電平輸出信號(hào) ， 因此也叫 4—10譯碼器 。 圖 416是二 —十進(jìn)制譯碼器 74LS42的邏輯圖和邏輯符號(hào) 。 功能表如表 4 11所示 。 第 4章 組合邏輯電路 圖 4 – 16 二 —十進(jìn)制譯碼器 74LS42 amp。amp。amp。amp。amp。amp。amp。amp。amp。Y0Y7Y6Y5Y4Y3Y2Y1Y8Y9amp。11111111A1A2A3圖 4 1 64 －1 0譯碼器BCD輸入A2A3A1A0Y0Y1Y3Y2Y4Y5Y6Y7Y8Y9A0第 4章 組合邏輯電路 表 4 – 11 二 —十進(jìn)制譯碼器 74LS42的真值表 第 4章 組合邏輯電路 3. 與二進(jìn)制譯碼器不同 ， 顯示譯碼器是用來驅(qū)動(dòng)顯示器件 ， 以顯示數(shù)字或字符的 MSI部件 。 顯示譯碼器隨顯示器件的類型而異 ， 與輝光數(shù)碼管相配的是 BCD十進(jìn)制譯碼器 ， 而常用的發(fā)光二極管 (LED)數(shù)碼管 、 液晶數(shù)碼管 、 熒光數(shù)碼管等是由 7個(gè)或 8個(gè)字段構(gòu)成字形的 ， 因而與之相配的有 BCD七段或 BCD八段顯示譯碼器 。 現(xiàn)以驅(qū)動(dòng) LED數(shù)碼管的 BCD七段譯碼器為例 ， 簡(jiǎn)介顯示譯碼原理 。 第 4章 組合邏輯電路 發(fā)光二極管 (LED)由特殊的半導(dǎo)體材料砷化鎵 、 磷砷化鎵等制成 ， 可以單獨(dú)使用 ， 也可以組裝成分段式或點(diǎn)陣式 LED顯示器件 (半導(dǎo)體顯示器 )。 分段式顯示器 (LED數(shù)碼管 )由 7條線段圍成 字型 ， 每一段包含一個(gè)發(fā)光二極管 。 外加正向電壓時(shí)二極管導(dǎo)通 ， 發(fā)出清晰的光 ， 有紅 、 黃 、 綠等色 。 只要按規(guī)律控制各發(fā)光段的亮 、 滅 ， 就可以顯示各種字形或符號(hào) 。 LED數(shù)碼管有共陽 、 共陰之分 。 圖 4 17(a)是共陰式 LED數(shù)碼管的原理圖 ， 圖 417(b)是其表示符號(hào) 。 使用時(shí) ， 公共陰極接地 ， 7個(gè)陽極 a~g由相應(yīng)的 BCD七段譯碼器來驅(qū)動(dòng) (控制 )， 如圖4 17(c)所示 。 第 4章 組合邏輯電路 圖 4 – 17 數(shù)字顯示譯碼器 a b c d e f gabcdefga gb c d e f( a )( b )BCD七段譯碼器DCBADCBAagbcdfeUC CRL 7( c )UC CGND GND第 4章 組合邏輯電路 BCD七段譯碼器的輸入是一位 BCD碼 (以 D、 C、 B、 A表示 )， 輸出是數(shù)碼管各段的驅(qū)動(dòng)信號(hào) (以 Fa~Fg表示 )， 也稱 4—7譯碼器 。 若用它驅(qū)動(dòng)共陰 LED數(shù)碼管 ， 則輸出應(yīng)為高有效 ， 即輸出為高 (1)時(shí) ， 相應(yīng)顯示段發(fā)光 。 例如 ， 當(dāng)輸入 8421碼 DCBA=0100時(shí) ， 應(yīng)顯示 ， 即要求同時(shí)點(diǎn)亮b、 c、 f、 g段 ， 熄滅 a、 d、 e段 ， 故譯碼器的輸出應(yīng)為Fa~Fg=0110011， 這也是一組代碼 ， 常稱為段碼 。 同理 ，根據(jù)組成 0~9這 10個(gè)字形的要求可以列出 8421BCD七段譯碼器的真值表 ， 見表 4 12(未用碼組省略 )。 第 4章 組合邏輯電路 表 412 BCD七段譯碼器真值表 第 4章 組合邏輯電路 MSI BCD七段譯碼器就是根據(jù)上述原理組成的 ， 只是為了使用方便 ， 增加了一些輔助控制電路 。 這類集成譯碼器產(chǎn)品很多 ， 類型各異 ， 它們的輸出結(jié)構(gòu)也各不相同 ， 因而使用時(shí)要予以注意 。 圖 417(c)是 BCD七段譯碼器驅(qū)動(dòng)LED數(shù)碼管 (共陰 )的接法 。 圖中 ， 電阻是上拉電阻 ， 也稱限流電阻 ， 當(dāng)譯碼器內(nèi)部帶有上拉電阻時(shí) ， 則可省去 。 數(shù)字顯示譯碼器的種類很多 ， 現(xiàn)已有將計(jì)數(shù)器 、 鎖存器 、 譯碼驅(qū)動(dòng)電路集于一體的集成器件 ， 還有連同數(shù)碼顯示器也集成在一起的電路可供選用 。 第 4章 組合邏輯電路 數(shù)據(jù)選擇器 數(shù)據(jù)選擇器又稱多路選擇器 (Multiplexer, 簡(jiǎn)稱 MUX)， 其框圖如圖 418(a)所示 。 它有 2n位地址輸入 、 2n位數(shù)據(jù)輸入 、 1位輸出 。 每次在地址輸入的控制下 ， 從多路輸入數(shù)據(jù)中選擇一路輸出 ， 其功能類似于一個(gè)單刀多擲開關(guān) ， 見圖 4 18(b)。 圖 4 – 18 數(shù)據(jù)選擇器框圖及等效開關(guān) 數(shù)據(jù)選擇器D0D1D2n 1?F?A0A1An 1?FD0D1D2n 1(a)(b)第 4章 組合邏輯電路 常用的數(shù)據(jù)選擇器有 2選 4選 8選 16選 1等 。 圖 419是 4選 1數(shù)據(jù)選擇器的邏輯圖及符號(hào) ， 其中D0~D3是數(shù)據(jù)輸入端 ， 也稱為數(shù)據(jù)通道； A A0是地址輸入端 ， 或稱選擇輸入端； Y是輸出端； E是使能端 ， 低電平有效 。 當(dāng) E=1時(shí) ， 輸出 Y=0， 即無效 ， 當(dāng) E=0時(shí) ， 在地址輸入 A A0的控制下 ， 從 D0~D3中選擇一路輸出 ， 其功能表見表 413。 表 4 – 13 4選 1 MUX功能表 E A1 A0 Y 1 0 0 0 0 0 0 0 1 1 0 1 1 D0 D1 D2 D3 0 第 4章 組合邏輯電路 圖 4 – 19 4選 1 MUX amp?！?Y1111D1D2D3D0A0A1E( a ) 邏輯圖4 選1 M U X( b ) 邏輯符號(hào)YA0A1D1D0D3D2E第 4章 組合邏輯電路 當(dāng) E=0時(shí)， 4選 1 MUX的邏輯功能還可以用以下表達(dá)式表示： iii DmDAADAADAADAAY???????30301202201001 式中 ， mi是地址變量 A A0所對(duì)應(yīng)的最小項(xiàng) ， 稱地址最小項(xiàng) 。 式 (4 13)還可以用矩陣形式表示為 TmDDDDAADDDDAAAAAAAAY )()()(321001321001010101 ??????????????????第 4章 組合邏輯電路 式中 (A1A0)m是由最小項(xiàng)組成的行陣 ， (D0D1D2D3)T是由 D0、D D D3組成的列陣的轉(zhuǎn)置 。 圖 420為 8選 1 MUX的邏輯符號(hào) ， 其功能表如表 414所示 ， 輸出表達(dá)式為 Tmiii DDDDDDDDAAADmY )()( 7654321001270?? ??圖 4 – 20 8選 1MUX邏輯符號(hào) 8 選1 M U XYA0A2D1D0D3D2D5D4D7D6EA 1第 4章 組合邏輯電路 表 4 – 14 8選 1 MUX功能表 E A2 A1 A0 Y 1 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 D0 D1 D2 D3 D4 D5 D6 D7 第 4章 組合邏輯電路 1. 數(shù)據(jù)選擇器的應(yīng)用 數(shù)據(jù)選擇器的應(yīng)用很廣，典型應(yīng)用有以下幾個(gè)方面： ① 作數(shù)據(jù)選擇，以實(shí)現(xiàn)多路信號(hào)分時(shí)傳送。 ② 實(shí)現(xiàn)組合邏輯函數(shù)。 ③ 在數(shù)據(jù)傳輸時(shí)實(shí)現(xiàn)并 —串轉(zhuǎn)換。 ④ 產(chǎn)生序列信號(hào)。 對(duì)于 n個(gè)地址輸入的 MUX，其表達(dá)式為 ????120liimY第 4章 組合邏輯電路 其中 mi是由地址變量 An …、 A A0組成的地址最小項(xiàng) 。 而任何一個(gè)具有 l個(gè)輸入變量的邏輯函數(shù)都可以用最小項(xiàng)之和來表示： ????120liimF這里的 mi是由函數(shù)的輸入變量 A、 B、 C、 …組成的最小項(xiàng) 。 比較 Y和 F的表達(dá)式可以看出 ， 只要將邏輯函數(shù)的輸入變量 A、 B、 C、 …加至數(shù)據(jù)選擇器地址輸入端 ， 并適當(dāng)選擇 Di的值 ， 使 F=Y， 就可以用 MUX實(shí)現(xiàn)函數(shù) F。 因此 ， 用 MUX實(shí)現(xiàn)函數(shù)的關(guān)鍵在于如何確定 Di的對(duì)應(yīng)值 。 第 4章 組合邏輯電路 1) l≤n l為函數(shù)的輸入變量數(shù) ， n為選用的 MUX的地址輸入端數(shù) 。 當(dāng) l=n時(shí) ， 只要將函數(shù)的輸入變量 A、 B、 C、 …MUX的地址輸入端 ， 根據(jù)函數(shù) F所需要的最小項(xiàng) ， 確定MUX中 Di的值 (0或 1)即可；當(dāng) l＜ n時(shí) ， 將 MUX的高位地址輸入端不用 (接 0或 1)， 其余同上 。 第 4章 組合邏輯電路 【 例 46】 試用 8選 1MUX實(shí)現(xiàn)邏輯函數(shù)： CBABAF ??? 解： 首先求出 F的最小項(xiàng)表達(dá)式 。 將 F填入 K圖，如圖 4 21所示，根據(jù) K圖可得 ?? )7,5,4,3,2,1(),( mCBAF當(dāng)采用 8選 1 MUX時(shí)，有 ????7076543210012 )()(iTmii DDDDDDDDAAADmY令 A2=A,A1=B， A0=C， 且令 D1=D2=D3=D4=D5=D7=1， D0=D6=0則有 Y=(ABC)m(01111101)Ｔ = m(1, 2, 3, 4, 5, 7)， 故 F=Y。 用 8選 1MUX實(shí)現(xiàn)函數(shù) F的邏輯圖如圖 422所示 。 ?第 4章 組合邏輯電路 圖 4 – 21 例 4 6之 K圖 0ABC00 01 11 10011 0 11 1 1 1第 4章 組合邏輯電路 圖 422 例 4 6之邏輯圖 需要注意的是 ， 因?yàn)楹瘮?shù) F中各最小項(xiàng)的標(biāo)號(hào)是按 A、 B、C的權(quán)為 1寫出的 ， 因此 A、 B、 C必須依次加到 A A A0端 。 8 選1 M U XYA0A2D1D0D3D2D5D4D7D6A1FABC1第 4章 組合邏輯電路 2) l＞ n 當(dāng)邏輯函數(shù)的變