【文章內(nèi)容簡(jiǎn)介】 Q 1 Q 2 Q 3 FF 0 FF 1 FF 2 FF 3 D 0 D 1 D 2 D 3 1D C 1 1D C 1 1D C 1 1D C 1 Q 0 Q 1 Q 2 Q 3 C L K 移位時(shí)鐘脈沖 左移輸出 左移輸入 D I Q 0 Q 1 Q 2 Q 3 D O 39。 39。 39。 39。 并行輸出 4位左移 移位寄存器 0 1 2 3C L K C L K C L K C L K C L K? ? ? ?0 1 1 2 2 3 3 ID Q D Q D Q D D? ? ? ?、 、 、* * * *0 1 1 2 2 3 3 IQ Q Q Q Q Q D? ? ? ?、 、 、時(shí)鐘方程： 驅(qū)動(dòng)方程： 狀態(tài)方程： 輸入 現(xiàn)態(tài) 次態(tài) C LK D I 0 1 2 3 Q Q Q Q ****0 1 2 3 說(shuō)明 ↑ 1 ↑ 0 ↑ 0 ↑ 1 0 0 0 0 0 0 0 1 0 0 1 0 0 1 0 0 0 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 連續(xù)輸入4 個(gè)值 Q 0 Q 1 Q 2 Q 3 FF 0 FF 1 FF 2 FF 3 D 0 D 1 D 2 D 3 1D C 1 1D C 1 1D C 1 1D C 1 Q 0 Q 1 Q 2 Q 3 C L K 移位時(shí)鐘脈沖 左移輸出 左移輸入 D I Q 0 Q 1 Q 2 Q 3 D O 39。 39。 39。 39。 也可以用 JK觸發(fā)器構(gòu)成 Q*=JQ39。+K39。Q （ 1）單向移位寄存器中的數(shù)碼，在 CLK脈沖操作下，可以依次 右移或左移 。 （ 3） 若串行輸入端狀態(tài)為 0， 則 n個(gè) CLK脈沖后 ， 寄存器便被清零 。 單向移位寄存器具有以下主要特點(diǎn)： （ 2） n位單向移位寄存器可以寄存 n位二進(jìn)制代碼。 n個(gè) CLK脈沖即可完成串行輸入工作，此后可從 Q0～ Qn1端獲得并行的 n位二進(jìn)制數(shù)碼，再用 n個(gè) CLK脈沖又可實(shí)現(xiàn)串行輸出操作。 二、雙向移位寄存器 (74LS194A) 以第 2位觸發(fā)器 FF1為例進(jìn)行分析（ 了解 ） S1=S0=0時(shí)，保持 S1=S0=1時(shí)，并行輸入 S1=0,S0=1時(shí)，右移 S1=1,S0=0時(shí)，左移 R39。D=0時(shí)，置零 藍(lán)框 (與或門(mén) )組成 四選一數(shù)據(jù)選擇器。 紅框 (SR觸發(fā)器 )組成 D鎖存器。 (1)74LS194A： 集成雙向移位寄存器 4位： 19 195等 8位： 16 198等 左移 ,右移 ,并行輸入 ,保持 — 4種功能 雙變量控制 S S0。 功能： 并行輸入 1 1 1 左移 （由 DIL輸入） 0 1 1 右移 （由 DIR輸入） 1 0 1 保持 0 0 1 置零 0 工作狀態(tài) S0 S1 R39。D 擴(kuò)展應(yīng)用： 2片 194A實(shí)現(xiàn) 8位雙向移位寄存器 只需將 (1)片的 Q3接至 (2)片的 DIR端，而將 (2)片的 Q0接到 (1)片的 DIL，同時(shí)把兩片的 S S0、 CLK和 R39。D分別并聯(lián)就行了。 組成 8位并行加法器 例：分析電路的邏輯功能，指出在給定的CLK及 S S0狀態(tài)作用下， t4時(shí)刻以后輸出 Y與兩組并行輸入二進(jìn)制數(shù) M、 N在數(shù)值上的關(guān)系。假定 M、N的狀態(tài)始終不變。 283全加器 194雙向移位寄存器 組成 8位移位寄存器 解 : 思路 :按時(shí)間分析 t1 :S1S0=11 →194 并行置數(shù) 全加器輸出 [283(2)283(1)]: A口 :0000 M3M2M1M0 B口 :0000 N3N2N1N0 Y=M+N t2 :S1S0=01 →194 右移 194執(zhí)行 :M 2,N 2 → Y=2M+2N t3 :S1S0=01 →194(1,2) 右移 ,194(3,4)維持 (無(wú) CLK2) → Y=2 2M+2N=4M+2N t4 :S1S0=01 →194(1,2) 右移 ,194(3,4)維持 (無(wú) CLK2) → Y=2 4M+2N=8M+2N 所以 t4時(shí)刻 ,Y=8M+2N 低位往高位移 1位相當(dāng)于乘 2 作業(yè) (四 )： P302 題： 作業(yè) (五 )： P348 題： ：把 CO后面的非號(hào)去掉。 本節(jié)小結(jié)： 寄存器是用來(lái)存放二進(jìn)制數(shù)據(jù)或代碼的電路 ， 是一種基本時(shí)序電路 。 任何現(xiàn)代數(shù)字系統(tǒng)都必須把需要處理的數(shù)據(jù)和代碼先寄存起來(lái) ， 以便隨時(shí)取用 。 寄存器分為基本寄存器和移位寄存器兩大類 。 基本寄存器的數(shù)據(jù)只能并行輸入 、 并行輸出 。 移位寄存器中的數(shù)據(jù)可以在移位脈沖作用下依次逐位右移或左移 ， 數(shù)據(jù)可以并行輸入 、 并行輸出 ， 串行輸入 、 串行輸出 ， 并行輸入 、 串行輸出 ， 串行輸入 、 并行輸出 。 寄存器的應(yīng)用很廣 ， 特別是移位寄存器 ， 不僅可將串行數(shù)碼轉(zhuǎn)換成并行數(shù)碼 ， 或?qū)⒉⑿袛?shù)碼轉(zhuǎn)換成串行數(shù)碼 ， 還可以很方便地構(gòu)成移位寄存器型計(jì)數(shù)器和順序脈沖發(fā)生器等電路 。 計(jì)數(shù)器 * 集成異步計(jì)數(shù)器 返回 集成同步計(jì)數(shù)器 概述 概述 構(gòu)成 ： 1個(gè)觸發(fā)器有 2個(gè)狀態(tài)，可計(jì) 2個(gè)二進(jìn)制數(shù) (0,1)。n個(gè)觸發(fā)器有 2n個(gè)狀態(tài) ,可計(jì) 2n個(gè)數(shù) (n位二進(jìn)制數(shù) )。 計(jì)數(shù) ： 累計(jì)輸入脈沖的個(gè)數(shù)。用于計(jì)數(shù)、分頻、定時(shí)、產(chǎn)生節(jié)拍脈沖和脈沖序列以及進(jìn)行數(shù)字運(yùn)算等。 分類 ： ，可分為同步計(jì)數(shù)器和異步計(jì)數(shù)器。同步計(jì)數(shù)器中，脈沖輸入時(shí)觸發(fā)器的翻轉(zhuǎn)是同時(shí)發(fā)生的。異步計(jì)數(shù)器中，觸發(fā)器的翻轉(zhuǎn)有先有后，不是同時(shí)發(fā)生的。 ，又可把計(jì)數(shù)器分為加法計(jì)數(shù)器、減法計(jì)數(shù)器和可逆計(jì)數(shù)器 (或稱加 /減計(jì)數(shù)器 )。隨著計(jì)數(shù)脈沖的不斷輸入而作遞增計(jì)數(shù)的叫加法計(jì)數(shù)器，做遞減計(jì)數(shù)的叫減法計(jì)數(shù)器，可增可減的叫可逆計(jì)數(shù)器。 ，分成二進(jìn)制計(jì)數(shù)器、二 —十進(jìn)制計(jì)數(shù)器、格雷碼計(jì)數(shù)器等。 容量來(lái)區(qū)分，如十進(jìn)制計(jì)數(shù)器、六十進(jìn)制計(jì)數(shù)器等。 74190是單時(shí)鐘 (只有一個(gè)時(shí)鐘信號(hào)輸入端 )集成十進(jìn)制同步可逆計(jì)數(shù)器，其引腳排列圖和邏輯功能示意圖與 74191相同。 集成同步計(jì)數(shù)器 集成十進(jìn)制同步加法計(jì)數(shù)器 74160、 74162的引腳排列圖、邏輯功能示意圖與 7416 74163相同，不同的是， 74160和 74162是十進(jìn)制同步加法計(jì)數(shù)器，而 74161和 74163是 4位二進(jìn)制（ 16進(jìn)制）同步加法計(jì)數(shù)器。此外， 74160和 74162的區(qū)別是， 74160采用的是異步清零方式，而 74162采用的是同步清零方式。 74192是雙時(shí)鐘集成十進(jìn)制同步可逆計(jì)數(shù)器，其引腳排列圖和邏輯功能示意圖與 74193相同。 進(jìn) 制 *異步 同 步 異清 異清 同清 加減可控 單時(shí)鐘 加減可控 雙時(shí)鐘 二進(jìn)制 293 (2816) 161 163 191 異 清 193 十進(jìn)制 290 (2510) 160 162 190 192 異置 同步置數(shù) 異步置數(shù) 常用集成計(jì)數(shù)器列表 :記住 單數(shù) 雙數(shù) 一、 4位集成二進(jìn)制同步加法計(jì)數(shù)器 74LS161/163 ① R39。D=0時(shí)異步清零。 ② R39。D= LD39。=0時(shí)同步置數(shù)。 ③ R39。D=LD39。=1且 ET=EP=1時(shí)，按照 4位自然二進(jìn)制碼進(jìn)行同步二進(jìn)制計(jì)數(shù)。 ④ R39。D=LD39。=1且 ETEP=0時(shí)，計(jì)數(shù)器狀態(tài)保持不變。 74LS163的引腳排列和 74LS161相同，不同之處是74LS163采用同步清零方式。 74 L S 16 1 Q 0 Q 1 Q 2 Q 3 ( b) 邏輯功能示意圖 ( a) 引腳排列圖 16 15 1 4 1 3 1 2 11 1 0 9 74 L S 16 1 1 2 3 4 5 6 7 8 V CC CO Q 0 Q 1 Q 2 Q 3 E T LD R D C L K D 0 D 1 D 2 D 3 EP G N D R D D 0 D 1 D 2 D 3 ET EP C L K CO LD ET Q 0 Q 1 Q 2 Q 3 EP C L K R D D 0 D 1 D 2 D 3 CO LD 39。 39。 39。 39。 74LS161邏輯功能表 當(dāng)復(fù)位端 R39。D=0時(shí)，輸出 Q3Q2Q1Q0全為零，實(shí)現(xiàn)異步清除功能（又稱復(fù)位功能）。 當(dāng) R39。D=1，預(yù)置控制端 LD39。=0，并且 CLK=CLK↑時(shí)，Q3Q2Q1Q0=D3D2D1D0 功能分析： 0 0 0 0 D3 D2 D1 D0 Q3 Q2 Q1 Q0(保持 ) Q3 Q2 Q1 Q0 (C=0) 加法計(jì)數(shù)