【文章內(nèi)容簡(jiǎn)介】 T1 4kΩ RP 青島科技大學(xué)電工電子教研室 下頁 上頁 四、 TTL反相器的動(dòng)態(tài)特性 返回 1. 傳輸延遲時(shí)間 在 TTL 電路中，由于二極管和三極管從導(dǎo)通變?yōu)榻刂够驈慕刂棺優(yōu)閷?dǎo)通都需要一定的時(shí)間， 且有二極管、三極管以及電阻、連接線等的寄生電容存在， 所以把理想的矩形電壓信號(hào)加到 TTL反相器的輸入端時(shí)， 輸出電壓的波形不僅要比輸入信號(hào)滯后， 而且波形的上升沿和下降沿也將變壞。 把輸出電壓波形滯后于輸入電壓波形的時(shí)間， 做 傳輸延遲時(shí)間。 通過實(shí)驗(yàn)方法測(cè)定傳輸延遲時(shí)間的數(shù)值。 青島科技大學(xué)電工電子教研室 下頁 上頁 將輸出高電平降至 ， 定義為 正脈沖噪聲容限。 將輸出低電平上升至 ， 定義為 負(fù)脈沖噪聲容限。 當(dāng)輸入脈沖的寬度達(dá)到微秒的數(shù)量級(jí)時(shí)， 應(yīng)將輸入信號(hào)按直流信號(hào)處理。 返回 青島科技大學(xué)電工電子教研室 下頁 上頁 3. 電源的動(dòng)態(tài)尖峰電流 輸出由低電平突然轉(zhuǎn)變?yōu)楦唠娖降倪^渡過程中， 出現(xiàn)短時(shí)間內(nèi) T4和 T5同時(shí)導(dǎo)通的狀態(tài)， 有很大的瞬時(shí)電流流經(jīng) T4和 T5 ， 使電源電流出現(xiàn) 尖峰脈沖。 返回 青島科技大學(xué)電工電子教研室 下頁 上頁 1. 增加了電源的平均電流。 計(jì)算系統(tǒng)電源容量時(shí)需注意。 2. 系統(tǒng)中有許多門電路同時(shí)轉(zhuǎn)換工作狀態(tài)時(shí)， 形成一個(gè)系統(tǒng)內(nèi)部的噪聲源。 系統(tǒng)設(shè)計(jì)時(shí)應(yīng)將噪聲抑制在允許的限度內(nèi)。 尖峰電流帶來的影響： 返回 青島科技大學(xué)電工電子教研室 下頁 上頁 五、其他類型的 TTL門電路 （ 1）與非門 ()Y A B ??1. 其他邏輯功能的門電路 返回 多發(fā)射極三極管可看作兩個(gè)發(fā)射極獨(dú)立而基極和集電極分別并聯(lián)在一起的三極管。 把兩個(gè)輸入端并聯(lián)使用時(shí)，低電平輸入電流和反相器相同。 輸入接高電平時(shí)，輸入端分別為兩倒置三極管的等效集電極， 總的輸入電流為單個(gè)輸入端的高電平輸入電流的兩倍。 YCCVAB1T2T4T5T1D2 3D1R2R3R4R4k??1301k?TTL與非門電路 仿真 青島科技大學(xué)電工電子教研室 下頁 上頁 （ 2）或非門 ()Y A B ???返回 YCCVAB1T2 4T5T1R3R4R?2R?39。1R39。1T39。2TTTL或非門電路 仿真 青島科技大學(xué)電工電子教研室 下頁 上頁 （ 3）與 或非門 ()Y AB CD ???返回 TTL與 或非門 YCCVAB1T2T4T5T1R3R4R2R?39。1R39。1T39。2CD 青島科技大學(xué)電工電子教研室 下頁 上頁 （ 4）異或門 Y A B A B????返回 ?? CCV8T9TY76T5T41T2T3TABTTL異或門 青島科技大學(xué)電工電子教研室 推拉式輸出電路結(jié)構(gòu)使用時(shí)有一定的局限性： a) 不能把它們的輸出端并聯(lián)使用。 b) 在采用推拉式輸出級(jí)的門電路中， 電源一徑確定，輸出的高電平也就固定了， 因而無法滿足對(duì)不同輸出高低電平的需要。 c) 推拉式電路結(jié)構(gòu)也不能滿足驅(qū)動(dòng)較大電流， 較高電壓的負(fù)載的要求。 2. 集電極開路的門電路（ OC門） 下頁 上頁 返回 青島科技大學(xué)電工電子教研室 下頁 上頁 為克服上述局限性， 輸出級(jí)改為集電極開路的三極管結(jié)構(gòu)。 工作時(shí)需外接負(fù)載電阻和電源 返回 CCVLR集電極開路與非門 1R2T2R3RYBA CCV51T YBA圖形符號(hào) 青島科技大學(xué)電工電子教研室 下頁 上頁 21 YYY ??線與 OC門輸出并聯(lián)的接法及邏輯圖 ( ) ( )A B C D??? ()B C D ???返回 CCVLR1R2TR3R1YBA CCV51T1R2T2R3R2YDC CCV51T DCBAY2G1GLR39。CCV? 青島科技大學(xué)電工電子教研室 所有 OC門同時(shí)截止時(shí)， 輸出為高電平。 為保證高電平不低于規(guī)定的 VOH值， RL取值應(yīng)滿足： C C OHL( m ax )OH IHVVRn I m I???外接負(fù)載電阻 RL的計(jì)算 下頁 上頁 返回 ILV LR39。CCV?n m ILILV計(jì)算 OC門負(fù)載電阻最大值的工作狀態(tài) 青島科技大學(xué)電工電子教研室 當(dāng) OC門中只有一個(gè)導(dǎo)時(shí)，負(fù)載電流全部都流入那個(gè)導(dǎo)通的OC門， RL值不可能太小，以確保流入導(dǎo)通 OC門的電流不至超過最大的負(fù)載電流 ILM 。 39。39。C C OLL ( m in)L M ILVVRI m I???下頁 上頁 返回 ILV LR39。CCV?ILILV計(jì)算 OC門負(fù)載電阻最小值的工作狀態(tài) m? 青島科技大學(xué)電工電子教研室 下頁 上頁 [例 ] 為電阻 RL選定合適的阻值。 G G2為 OC門， IOH = 200μA， ILM = 16mA G G4 和 G5為 74系列， IIL=200mA， IIH= 40 μA 要求 OC門輸出的 VOH ≥ ， VOL ≤ 。 返回 n 1G 3G45GY A B C D 例 2LRCC? 青島科技大學(xué)電工電子教研室 下頁 上頁 39。C C OHL( m ax )OH IHVVRn I m I??? 39。39。C C OLL ( m in )L M ILVVRI m I???選定的 RL值應(yīng)在 與 kΩ 之間。 解： 1L k??53 2 9 kk?? ? ? ?? ? ?5 3 1 kk?? ? ? ???返回 青島科技大學(xué)電工電子教研室 下頁 上頁 （ a）控制端高電平有效 3. 三態(tài)輸出門電路（ TS）門 EN=1時(shí) ()Y AB ??EN=0時(shí)， 輸出呈高阻態(tài)。 控制端 返回 CCV4TBA Y1T 2T5D ????P EN Y A B EN 圖形符號(hào) 青島科技大學(xué)電工電子教研室 下頁 上頁 EN=0時(shí) EN=1時(shí)， 輸出呈高阻態(tài)。 （ b）控制端低電平有效 返回 ()Y AB ??CCV4TBA Y1T 2T5D ????P ()EN ?Y A B EN 圖形符號(hào) 青島科技大學(xué)電工電子教研室 下頁 上頁 返回 六、 TTL電路的改進(jìn)系列 1. 74H系列 74H系列又稱高速系列。 為了提高電路的開關(guān)速度， 減小傳輸延遲時(shí)間， 電路采取了兩項(xiàng)改進(jìn)措施。 一是在輸出級(jí)采用了達(dá)林頓結(jié)構(gòu)， 二是將所有電阻的阻值普遍降低了一倍。 減小電阻阻值帶來的不利影響是增加了電路的靜態(tài)功耗。 CCVYAB1T2T4T5T1D2D1R2R3R 4R ? ?76058?470????74H系列與非門 (74H00) R4k3 青島科技大學(xué)電工電子教研室 下頁 上頁 返回 2. 74S系列 74S系列又稱肖特基系列。 在 74S系列的門電路中， 采用了抗飽和三極管（或稱為肖特基三極管）。 抗飽和三極管是由普通的雙極型三極管和肖特基勢(shì)壘二極管組合而成的。 肖特基二極管是由金屬和半導(dǎo)體接觸而形成的。 b e c e c b 青島科技大學(xué)電工電子教研室 下頁 上頁 返回 電路結(jié)構(gòu)的另一個(gè)特點(diǎn)是 : 為 T5管提供了一個(gè)有源泄放電路， 減少了 T5的基極電流，也就減輕了 T5的飽和程度， 有利于加快 T5從導(dǎo)通變?yōu)榻刂沟倪^程。 有源泄放回路的存在縮短了門電路的傳輸延遲時(shí)間。 還改善了門電路的電壓傳輸特性。 電路的缺點(diǎn)： 電路的功耗加大了。 輸出低電平升高了。 青島科技大學(xué)電工電子教研室 下頁 上頁 返回 3. 74LS系列 性能比較理想的門電路應(yīng)該工作速度既快，功耗又小。 只有用傳輸延遲時(shí)間和功耗的乘積（延遲 功耗積），