【正文】 一種穩(wěn)定工作狀態(tài) , 突然轉(zhuǎn)變到另一種穩(wěn)定狀態(tài)的過(guò)程中， 將產(chǎn)生附加的功耗，稱之為 動(dòng)態(tài)功耗。 動(dòng)態(tài)功耗 PD = PT + PC 其中 PT ： T1和 T2在短時(shí)間內(nèi)同時(shí)導(dǎo)通所產(chǎn)生的瞬時(shí)導(dǎo)通功耗。 PC ：對(duì)負(fù)載電容充、放電所消耗的功率。 青島科技大學(xué)電工電子教研室 下頁(yè) 返回 上頁(yè) 五、其他類型的 CMOS門(mén)電路 在 CMOS門(mén)電路的系列產(chǎn)品中， 除反相器外常用的還有： 與非門(mén)、或非門(mén)、與門(mén)、 或門(mén)、與或非門(mén)、異或門(mén)等幾種。 CMOS門(mén)電路 青島科技大學(xué)電工電子教研室 當(dāng) A， B兩個(gè)輸入端全為“ 1”時(shí)， T1和 T2都導(dǎo)通， T3和 T4都截止， 輸出端為“ 0”。 當(dāng)輸入端有一個(gè)或全為“ 0”時(shí)， T1或 T2（或都）截止， T3或 T4 （或都）導(dǎo)通 ， 輸出端 Y為“ 1” 。 （ 1） CMOS“與非”門(mén)電路 ()AB ??下頁(yè) 返回 上頁(yè) CMOS與非門(mén) A B T3 T4 T2 T1 Y VDD 缺點(diǎn)： 1. 輸入端的工作狀態(tài)不同時(shí)影響電壓傳輸特性。 2. 輸出的高、低電平受輸入端數(shù)目的影響。 3. 它的輸出電阻受輸入狀態(tài)的影響。 青島科技大學(xué)電工電子教研室 當(dāng) A， B兩個(gè)輸入端全為 “ 1” 或 其中一個(gè)為 “ 1” 時(shí) ， 輸出端為 “ 0” 。 只有當(dāng)輸入端 全為 “ 0” 時(shí) ， 輸出端才為 “ 1” 。 （ 2） CMOS“或非”門(mén)電路 ()Y A B ???下頁(yè) 返回 上頁(yè) B A VDD T3 T4 T2 T1 Y CMOS或非門(mén) 存在和與非門(mén)類似的問(wèn)題。 青島科技大學(xué)電工電子教研室 下頁(yè) 返回 上頁(yè) CMOS門(mén)電路 電路構(gòu)成： 在門(mén)電路的每個(gè)輸入端、輸出端各增設(shè)一級(jí)反相器， 加進(jìn)的這些反相器具有標(biāo)準(zhǔn)參數(shù)，所以稱為緩沖器。 優(yōu)點(diǎn)： 這些帶緩沖級(jí)的門(mén)電路，其輸出電阻、輸出的高、 低電平以及電壓傳輸特性將不受輸入端狀態(tài)的影響， 電壓傳輸特性的轉(zhuǎn)折區(qū)也變得更陡。 青島科技大學(xué)電工電子教研室 下頁(yè) 返回 上頁(yè) 3. 漏極開(kāi)路的門(mén)電路（ OD門(mén)） 用途： 輸出緩沖 /驅(qū)動(dòng)器；輸出電平的變換； 滿足大功率負(fù)載電流的需要；實(shí)現(xiàn)線與邏輯。 ()Y AB ??RL VDD2 CC40107 VDD1 A B VSS A B Y 青島科技大學(xué)電工電子教研室 下頁(yè) 返回 上頁(yè) 線與連接方法 RL VDD G1 A B Y2 G2 C D Y1 Y A B Y A B RL VDD Y2 Y1 G1 G2 線與邏輯符號(hào) 12YYY?? ( ) ( ) ( )AB CD AB CD? ? ?? ? ?()Y AB ?? 青島科技大學(xué)電工電子教研室 下頁(yè) 返回 上頁(yè) 4. CMOS傳輸門(mén)和雙向模擬開(kāi)關(guān) C?CDDV1T2T /IOvv/OIvvC?CIO/OIvvTG 時(shí)，傳輸門(mén)導(dǎo)通。 1 , 0CC ???0 , 1?時(shí)，傳輸門(mén)截止。 青島科技大學(xué)電工電子教研室 下頁(yè) 返回 上頁(yè) 利用 CMOS傳輸門(mén)和 CMOS反相器可以組合成各種復(fù)雜的邏輯電路， 如 異或門(mén) 、 數(shù)據(jù)選擇器 、 寄存器 、 計(jì)數(shù)器 等。 A YBTG1 TG2 AYB用反相器和傳輸門(mén)構(gòu)成異或門(mén)電路 Y A B?? 青島科技大學(xué)電工電子教研室 下頁(yè) 返回 上頁(yè) 傳輸門(mén)的另一個(gè)用途是作模擬開(kāi)關(guān)，用來(lái)傳輸連續(xù)變化的模擬電壓信號(hào)。 LOIL TGRvvRR??C /IOvv/OIvvTG CSW /IO/CSW Iv OvLRC=0時(shí)開(kāi)關(guān)截止。 C=1時(shí)開(kāi)關(guān)接通。 模擬開(kāi)關(guān)的導(dǎo)通內(nèi)阻為 RTG。 青島科技大學(xué)電工電子教研室 下頁(yè) 返回 5. 三態(tài)輸出的 CMOS門(mén)電路 時(shí)，輸出呈現(xiàn)高阻態(tài)。 1EN ? ? 0時(shí)，反相器正常工作。 上頁(yè) EN?AYEN? 1T2TA DDVY三態(tài)輸出的 CMOS反相器 動(dòng)畫(huà) 青島科技大學(xué)電工電子教研室 下頁(yè) 返回 上頁(yè) 用三態(tài)輸出反相器接成總線結(jié)構(gòu) 1EN1A1G2EN2A2GnENnAnG… … … 總 線 ENID?YOD /OIDD?1G2G總 線 用三態(tài)輸出反相器實(shí)現(xiàn)數(shù)據(jù)雙向傳輸 青島科技大學(xué)電工電子教研室 下頁(yè) 返回 CMOS門(mén)電路 (1) 高速 CMOS電路 由于在 MOS管中存在著一些寄生電容， 因而降低了 MOS管的開(kāi)關(guān)速度。 為了減小這些寄生電容， 在高速 MOS電路中從工藝上作了改進(jìn)。 首先盡量減小溝道的長(zhǎng)度，縮小整個(gè) MOS管的尺寸。 其次采用了硅柵自對(duì)準(zhǔn)技術(shù)減小了柵極和漏極、 柵極和源極的重疊區(qū)，使 CGD和 CGS的數(shù)值減小。 上頁(yè) 青島科技大學(xué)電工電子教研室 下頁(yè) 返回 上頁(yè) 用短溝道、 硅柵自對(duì)準(zhǔn)工藝生產(chǎn)的高速 CMOS門(mén) 電路， 其平均傳輸延遲時(shí)間小于 10ns， 高速 CMOS門(mén)電路的通用系列為 54HC/74HC系列。 該系列產(chǎn)品使用 +5V電源， 輸出的高、低電平與 TTL電路兼容。 54HC/74HC 與 54LS/74LS ， 只要最后 表示的數(shù)字相同， 則兩種器件的邏輯功能、外形尺寸、 引腳排列順序也完全相同。 但兩種器件不能簡(jiǎn)單地互換使用。 青島科技大學(xué)電工電子教研室 下頁(yè) 返回 (2) Bi CMOS電路 BiCMOS是雙極型 CMOS(BipolarCMOS)電路的簡(jiǎn)稱。 這種門(mén)電路的特點(diǎn)是邏輯部分采用 CMOS結(jié)構(gòu)， 輸出極采用雙極型三極管。 因此，它兼有 CMOS電路的低功耗， 和雙極型電路低輸出內(nèi)阻的優(yōu)點(diǎn)。 目前 BiCMOS反相器的傳輸延遲時(shí)間可減小到 1ns以下。 上頁(yè) 青島科技大學(xué)電工電子教研室 下頁(yè) 返回 六、 CMOS電路的正確使用 1. 輸入電路的靜電防護(hù) 為防止靜電電壓造成的損壞，應(yīng)注意以下幾點(diǎn)： 1）在存儲(chǔ)和運(yùn)輸 CMOS器件時(shí)， 不要使用易產(chǎn)生靜電高壓的化工材料和化纖織物包裝， 最好采用金屬屏蔽層作包裝材料。 2）組裝、調(diào)試時(shí)，應(yīng)使電烙鐵和其他工具、儀表、 工作臺(tái)臺(tái)面等良好接地。 操作人員的服裝和手套等應(yīng)選用無(wú)靜電的原料制作。 上頁(yè) 3）不用的輸入端不應(yīng)懸空。 青島科技大學(xué)電工電子教研室 下頁(yè) 返回 2. 輸入電路的過(guò)流保護(hù) 由于輸入保護(hù)電路中的鉗位二極管電流容量有限， 所以在可能出現(xiàn)較大輸入電流的場(chǎng)合， 必須采取以下保護(hù)措施： 1） 輸入端接低內(nèi)阻信號(hào)源時(shí)， 應(yīng)在輸入端與信號(hào)源之間串進(jìn)保護(hù)電阻， 保證輸入保護(hù)電路中的二極管導(dǎo)通時(shí)電流不超過(guò) 1mA。 2） 輸入端接有大電容時(shí)， 應(yīng)在輸入端和電容之間接入保護(hù)電阻。 上頁(yè) 3） 輸入端接長(zhǎng)線時(shí)，應(yīng)在門(mén)電路的輸入端接入保護(hù)電阻。 青島科技大學(xué)電工電子教研室 返回 3. CMOS電路鎖定效應(yīng)的防護(hù) 鎖定效應(yīng)，或稱為可控硅效應(yīng)， 是 CMOS電路中的一個(gè)特有問(wèn)題。 發(fā)生鎖定效應(yīng)以后往往會(huì)造成器件的永久失效， 為防止發(fā)生鎖定效應(yīng)，可以采取以下防護(hù)措施： 1）在輸入端和輸出端設(shè)置鉗位電路。 2）在 VDD可能出現(xiàn)瞬時(shí)高電壓時(shí) , 在 CMOS電路的電源輸入端加去耦電路。 3）當(dāng)系統(tǒng)由幾個(gè)電源分別供電時(shí)， 各電源的開(kāi)關(guān)順序必須合理。 下頁(yè) 上頁(yè) 青島科技大學(xué)電工電子教研室 返回 上頁(yè) 課堂練習(xí) 青島科技大學(xué)電工電子教研室 謝謝觀看 /歡迎下載 BY FAITH I MEAN A VISION OF GOOD ONE CHERISHES AND THE ENTHUSIASM THAT PUSHES ONE TO SEEK ITS FULFILLMENT REGARDLESS OF OBSTACLES. BY FAITH I BY FAITH