【正文】 結流入 T2基極，使 T T5飽和導通，輸出為低電平，即 Y＝ 0。 ② A＝ B＝ 0時， iB i39。B1均分別流入 T T39。1發(fā)射極，使 TT39。 T5均截止， T4導通，輸出為高電平，即 Y＝ 1。 ( ) 39。Y A B?? TTL或非門 說明 ： 由于或非門的輸入端和輸出端電路結構與反相器相同，所以輸入特性和輸出特性也和反相器一樣。在將兩個或輸入端并聯時，無論高電平輸入電流還是低電平輸入電流，都是單個輸入端輸入電流的兩倍。 ① A和 B都為高電平（ T2導通）、或 C和 D都為高電平（ T39。2導通）時， T5飽和導通、 T4截止，輸出 Y=0。 ② A和 B不全為高電平、并且 C和 D也不全為高電平（ T2和 T39。2同時截止）時， T5截止、 T4飽和導通，輸出 Y=1。 ( ) 39。Y A B C D? ? ? ? TTL與或非門 TTL異或門 異或門 ( ( ) 39。) 39。 ( ) 39。( )( 39。 39。) ( ) 39。 39。Y A B A B A B A BA B A B A B ABAB? ? ? ? ? ? ?? ? ? ? ???異或的關系可以通過 與門 和 或非門 的組合電路來實現。 若 A、 B同時為高，則 T T9導通 T8截止，輸出為低。反之，若 A、 B同時為低，則 T T5截止， T T9導通T8截止，輸出為低。 電路圖： 當 A、 B一高一低時， T1飽和 T6截止。 T T5中一個導通， T7截止 。 T T7同時截止后， T8導通 T9截止，輸出為高。 因此， Y和 A、 B間為異或關系，即 Y A B?? 虛線以右部分和 或非門 的倒相級、輸出級相同，只要 T T7其一為高，都使 T8截止、 T9導通，輸出為低。 與門 或門 與門 、 或門 電路是在 與非門 、 或非門 電路的基礎上于電路內部增加一級反相級所構成的。因此， 與門 、 或門 的輸入電路及輸出電路和 與非門 、 或非門 的相同。 ( ( ) 39。) 39。Y A B A B??( ( ) 39。) 39。Y A B A B? ? ? ? 推挽輸出結構 優(yōu)點： 輸出電阻小。 缺點： 輸出端不能并聯使用。若輸出一高一低，則輸出端并 聯后必然有很大的負載電流同時流過這兩個門的輸出級。這個電流值將遠遠超過正常工作電流，可能使門電路損壞。 推挽式輸出級的門電路中，電源確定輸出高電平就確定。無法滿足對不同輸出高低電平的需要。此外，推挽式電路結構也不能滿足驅動較大電流，較高電壓負載的要求。 克服上述局限性的方法就是把輸出級改為集電極開路的三極管結構，做成集電極開路的門電路 (Open Collector Gate),簡稱 OC門。 二、 集電極開路輸出的門電路 (OC門 ) 門電路在工作時需外接負載電阻和電源。只要電阻值和電源電壓值選擇得當，就能使輸出的高低電平符合要求，輸出端三極管的負載電流又不過大。 ① A、 B不全為 1時， vB1=， T T5截止， Y1=1。 接入外接電阻 RL后： ② A、 B全為 1時， vB1=， T T5飽和導通， Y1=0。 OC門并聯輸出實例 同理 2 ( ) 39。Y C D??1 ( ) 39。Y A B??故： 若將 Y Y2兩條輸出線接成 線與 結構，則 Y Y2有一個是低電平， Y就是低電平。只有 Y Y2同時為高電平時 Y才是高電平。即： Y=Y1Y2。 12( ) 39。 ( ) 39。 ( ) 39。Y Y Y A B C D A B C D? ? ? ? ? ? ? ? 因此將兩個 OC結構的與非門線與連接即可得到 與或非門 。 由于 T5和 T39。5同時截止時輸出的高電平為VOH=VCC2，而 VCC2的電壓數值可以不同于門電路本身的電源 VCC1，所以只要根據要求選擇VCC2的大小，就可以得到所需的 VOH值。 說明： 另外，有些 OC門的輸出管設計的尺寸較大，足以承受較大電流和較高電壓。如 SN7407輸出管允許的最大負載電流為 40mA，截止時耐壓30V，足以直接驅動小型繼電器。 OC門外接負載電阻的計算方法 OC門與 OD門外接負載電阻的計算方法基本相同。 唯一不同的一點是在多個負載門輸入端并聯的情況下，低電平輸入電流的數目不一定與輸入端的數目相等。 當所有 OC門同時截止時，輸出為高電平。為使高電平不低于規(guī)定的VOH值，顯然 RL不能選得過大。因此 RL應滿足： ( m a x)CC O HLLO H I HVVRRnI m I???? VCC是外接電源電壓， IOH是每個 OC門輸出三極管截止時的漏電流， IIH是負載門每個輸入端的高電平輸入電流。 當負載門的輸入端為 高電平 時，無論負載是 m個 與 輸入端并聯還是 m個 或 輸入端并聯，總的高電平輸入電流都等于單個輸入端高電平輸入電流的 m倍。所以 RL(max)表達式中的 m都等于并聯的輸入端數目。 當 OC門中只有一個導通時，電流流向如圖。因為此時負載電流全部都流入導通的那個 OC門，所以 RL值不可太小，以確保流入導通 OC門的電流不至超過最大允許的負載電流 ILM。由此 RL應滿足： ( m in)CC O LLLLM I LVVRRI m I????? 其中 VOL是規(guī)定的輸出低電平， IIL是每個負載門的低電平輸入電流的絕對值。 m39。的值要視負載門為那種形式的門電路而定。 由 與非門 的電路結構圖可知，將輸入端并聯后總的低電平輸入電流和每個輸入端單獨接低電平時的輸入電流是一樣的。因此計算 RL(min)時， m39。等于負載門的個數。 若負載門是 或非門 ，將輸入端并聯后，總的 低電平輸入電流等于每個輸入端單獨接低電平時的輸入電流乘以并聯輸入端的數目，而不是乘以門的數目，因此 m39。等于輸入端的個數。 外接電阻 RL的取值范圍為： CC O L CC O HLLM I L O H I HV V V VRI m I nI m I??????? 例：試為右圖中的外接負載電阻 RL選定合適的阻值。已知 G G2為 OC門，輸出管截止時的漏電流為 IOH= 200μA，輸出管導通時允許的最大負載電流為 ILM=16mA。 G G4 和 G5均為 74系列 與非門 ，它們的低電平輸入電流，為 IIL=1mA，高電平輸入電流為 IIH=40μA。給定 VCC=5V，要求 OC門輸出的高電平 VOH≥ ，低電平VOL≤ V。 解：由題意可得： ( m a x)53 2 9 CC O HLO H I HVVR k knI m I? ?? ? ? ? ?? ? ? ?( m in)5 16 3 1CC O LLLM I LVVR k kI m I? ?? ? ? ? ??? ?選定的 RL值應滿足 ≤ RL≤ ，故可取 RL=1kΩ。 三、 三態(tài)輸出門電路 (TS門 ) ① EN＝ 0時， P=0， T1基極 vB1=， T T5均截止；二極管 D導通， T4基極 vB4=，使 T D3截止 ，輸出端開路，電路處于 高阻狀態(tài) 。 ② EN＝ 1時， P=1，流進 e1的電流很小，忽略掉，則因 D和 D1反向，無電流流過 D和 D1支路。 TS門的工作狀態(tài)與與非門沒有區(qū)別， Y=(AB)39。，根據輸入的不同狀態(tài)可為高電平或低電平。 結論：電路的輸出有高阻態(tài)、高電平和低電平 3種狀態(tài)。 說明： EN=1時為正常的與非工作狀態(tài)，稱為控制端 高電平有效 。 EN=0時為正常的與非工作狀態(tài)，稱為控制端 低電平有效 。 四、 TTL系列集成電路及主要參數 TTL系列集成電路 ① 74系列： 標準系列 ， 前面介紹的 TTL門電路都屬于 74系列 ， 其典型電路與非門的平均傳輸時間 tpd＝ 10ns， 平均功耗 P＝ 10mW。 ② 74H系列： 高速系列，是在 74系列基礎上改進得到的，其典型電路與非門的平均傳輸時間 tpd＝ 6ns，平均功耗 P＝ 。 ③ 74S系列： 肖特基系列，是在 74H系列基礎上改進得到的，其典型電路與非門的平均傳輸時間 tpd＝ 4ns，平均功耗 P＝ 20mW。 ④ 74LS系列： 低功耗肖特基系列，是在 74S系列基礎上改進得到的，其典型電路與非門的平均傳輸時間 tpd＝ 10ns，平均功耗 P＝2mW。 74LS系列產品具有最佳的綜合性能，是 TTL集成電路的主流，是應用最廣的系列。 ⑤ 74AS系列： 是為進一步縮短傳輸延遲而設計的改進系列。工作速度快 tpd＝ ，缺點是功耗較大，平均功耗 P＝ 20mW。 ⑥ 74ALS:是為獲得更小的延遲功耗積而設計的改進系列。它的延遲功耗積是 TTL電路中最小的。 tpd＝ 4ns， P＝ 1mW。 S:抗飽和 L:低功耗 H:高速 A:先進工藝 ⑦ 5 54H、 54S、 54 LS系列： 54系列與 74系列具有完全相同的電路結構和電器性能參數。所不同的是54系列比 74系列的工作溫度范圍更寬，電源允許的工作范圍也更大。 74系列的工作環(huán)境溫度規(guī)定為 0~70℃ ，電源電壓工作范圍為 5V177。 5%；而 54系列的工作環(huán)境溫度規(guī)定為 55~+125℃ ，電源電壓工作范圍為 5V177。 10%。 在不同系列的 TTL器件中，只要器件型號的后幾位數碼一樣，則它們的邏輯功能、外形尺寸、引腳排列就完全相同。例如 74 74H 74S 74LS74ALS20都是雙四輸入與非門 。都采用了 14條引腳雙列直插式封裝，而且輸入端、輸出端、電源、地線、的引腳位置也是相同的。 *3. 6 TTL電路與 CMOS電路的接口 在數字系統中，經常會遇到 TTL電路和 CMOS電路相互連接的問題，這就要求驅動電路能為負載提供符合要求的高電平、低電平和驅動電流，故熟悉各系列電路的主要參數是十分必要的。 參閱教材 P118 ，自學。 使用集成電路時的注意事項 （ 1）對于各種集成電路，使用時一定要在推薦的工作條件范圍內，否則將導致性能下降或損壞器件。 （ 2）數字集成電路中多余的輸入端在不改變邏輯關系的前提下可以并聯起來使用，也可根據邏輯關系的要求接地或接高電平。 TTL電路多余的輸入端懸空表示輸入為高電平；但 CMOS電路，多余的輸入端不允許懸空，否則電路將不能正常工作。 （ 3） TTL電路和 CMOS電路之間一般不能直接連接，而需利用接口電路進行電平轉換或電流變換才可進行連接，使前級器件的輸出電平及電流滿足后級器件對輸入電平及電流的要求，并不得對器件造成損害。 作業(yè) (五 )： P157 題： ， ①利用半導體器件的開關特性，可以構成與門、或門、非門、與非門、或非門、與或非門、異或門等各種邏輯門電路，也可以構成在電路結構和特性兩方面都別具特色的三態(tài)門、 OC門、 OD門和傳輸門。 ②隨著集成電路技術的飛速發(fā)展，分立元件的數字電路已被集成電路所取代。 ③ TTL電路的優(yōu)點是開關速度較高，抗干擾能力較強，帶負載的能力也比較強，缺點是功耗較大。 ④ CMOS電路具有制造工藝簡單、功耗小、輸入阻抗高、集成度高、電源電壓范圍寬等優(yōu)點，其主要缺點是工作速度稍低，但隨著集成工藝的不斷改進， CMOS電路的工作速度已有了大幅度的提高。 本章小結 謝謝觀看 /歡迎下載 BY FAITH I MEAN A VISION OF GOOD ONE CHERISHES AND THE ENTHUSIASM THAT PUSHES ONE TO SEEK ITS FULFILLMENT REGARDLESS OF OBSTACLES. BY FAITH I BY FAIT