【正文】 ④ CMOS電路具有制造工藝簡單、功耗小、輸入阻抗高、集成度高、電源電壓范圍寬等優(yōu)點(diǎn)，其主要缺點(diǎn)是工作速度稍低，但隨著集成工藝的不斷改進(jìn)， CMOS電路的工作速度已有了大幅度的提高。 ②隨著集成電路技術(shù)的飛速發(fā)展，分立元件的數(shù)字電路已被集成電路所取代。 （ 3） TTL電路和 CMOS電路之間一般不能直接連接，而需利用接口電路進(jìn)行電平轉(zhuǎn)換或電流變換才可進(jìn)行連接，使前級器件的輸出電平及電流滿足后級器件對輸入電平及電流的要求，并不得對器件造成損害。 （ 2）數(shù)字集成電路中多余的輸入端在不改變邏輯關(guān)系的前提下可以并聯(lián)起來使用，也可根據(jù)邏輯關(guān)系的要求接地或接高電平。 參閱教材 P118 ，自學(xué)。都采用了 14條引腳雙列直插式封裝，而且輸入端、輸出端、電源、地線、的引腳位置也是相同的。 在不同系列的 TTL器件中，只要器件型號的后幾位數(shù)碼一樣，則它們的邏輯功能、外形尺寸、引腳排列就完全相同。 5%；而 54系列的工作環(huán)境溫度規(guī)定為 55~+125℃ ，電源電壓工作范圍為 5V177。所不同的是54系列比 74系列的工作溫度范圍更寬，電源允許的工作范圍也更大。 tpd＝ 4ns， P＝ 1mW。 ⑥ 74ALS:是為獲得更小的延遲功耗積而設(shè)計的改進(jìn)系列。 ⑤ 74AS系列： 是為進(jìn)一步縮短傳輸延遲而設(shè)計的改進(jìn)系列。 ④ 74LS系列： 低功耗肖特基系列，是在 74S系列基礎(chǔ)上改進(jìn)得到的，其典型電路與非門的平均傳輸時間 tpd＝ 10ns，平均功耗 P＝2mW。 ② 74H系列： 高速系列，是在 74系列基礎(chǔ)上改進(jìn)得到的，其典型電路與非門的平均傳輸時間 tpd＝ 6ns，平均功耗 P＝ 。 EN=0時為正常的與非工作狀態(tài)，稱為控制端 低電平有效 。 結(jié)論：電路的輸出有高阻態(tài)、高電平和低電平 3種狀態(tài)。 TS門的工作狀態(tài)與與非門沒有區(qū)別， Y=(AB)39。 三、 三態(tài)輸出門電路 (TS門 ) ① EN＝ 0時， P=0， T1基極 vB1=， T T5均截止；二極管 D導(dǎo)通， T4基極 vB4=，使 T D3截止 ，輸出端開路，電路處于 高阻狀態(tài) 。給定 VCC=5V，要求 OC門輸出的高電平 VOH≥ ，低電平VOL≤ V。已知 G G2為 OC門，輸出管截止時的漏電流為 IOH= 200μA，輸出管導(dǎo)通時允許的最大負(fù)載電流為 ILM=16mA。等于輸入端的個數(shù)。等于負(fù)載門的個數(shù)。 由 與非門 的電路結(jié)構(gòu)圖可知，將輸入端并聯(lián)后總的低電平輸入電流和每個輸入端單獨(dú)接低電平時的輸入電流是一樣的。 m39。因?yàn)榇藭r負(fù)載電流全部都流入導(dǎo)通的那個 OC門，所以 RL值不可太小，以確保流入導(dǎo)通 OC門的電流不至超過最大允許的負(fù)載電流 ILM。所以 RL(max)表達(dá)式中的 m都等于并聯(lián)的輸入端數(shù)目。因此 RL應(yīng)滿足： ( m a x)CC O HLLO H I HVVRRnI m I???? VCC是外接電源電壓， IOH是每個 OC門輸出三極管截止時的漏電流， IIH是負(fù)載門每個輸入端的高電平輸入電流。 當(dāng)所有 OC門同時截止時，輸出為高電平。 OC門外接負(fù)載電阻的計算方法 OC門與 OD門外接負(fù)載電阻的計算方法基本相同。 說明： 另外，有些 OC門的輸出管設(shè)計的尺寸較大，足以承受較大電流和較高電壓。 由于 T5和 T39。 ( ) 39。 12( ) 39。即： Y=Y1Y A B??故： 若將 Y Y2兩條輸出線接成 線與 結(jié)構(gòu)，則 Y Y2有一個是低電平， Y就是低電平。 OC門并聯(lián)輸出實(shí)例 同理 2 ( ) 39。 ① A、 B不全為 1時， vB1=， T T5截止， Y1=1。 二、 集電極開路輸出的門電路 (OC門 ) 門電路在工作時需外接負(fù)載電阻和電源。此外，推挽式電路結(jié)構(gòu)也不能滿足驅(qū)動較大電流，較高電壓負(fù)載的要求。 推挽式輸出級的門電路中，電源確定輸出高電平就確定。若輸出一高一低，則輸出端并 聯(lián)后必然有很大的負(fù)載電流同時流過這兩個門的輸出級。Y A B A B? ? ? ? 推挽輸出結(jié)構(gòu) 優(yōu)點(diǎn)： 輸出電阻小。Y A B A B??( ( ) 39。 ( ( ) 39。 與門 或門 與門 、 或門 電路是在 與非門 、 或非門 電路的基礎(chǔ)上于電路內(nèi)部增加一級反相級所構(gòu)成的。 T T7同時截止后， T8導(dǎo)通 T9截止，輸出為高。 電路圖： 當(dāng) A、 B一高一低時， T1飽和 T6截止。 若 A、 B同時為高，則 T T9導(dǎo)通 T8截止，輸出為低。 39。 39。 ( ) 39。Y A B C D? ? ? ? TTL與或非門 TTL異或門 異或門 ( ( ) 39。2同時截止）時， T5截止、 T4飽和導(dǎo)通，輸出 Y=1。2導(dǎo)通）時， T5飽和導(dǎo)通、 T4截止，輸出 Y=0。在將兩個或輸入端并聯(lián)時，無論高電平輸入電流還是低電平輸入電流，都是單個輸入端輸入電流的兩倍。 ( ) 39。1發(fā)射極，使 TT39。 ② A＝ B＝ 0時， iB i39。如果輸入端一個接高電平一個接低電平，則低電平輸入電流與反相器基本相同，而高電平輸入電流比反相器的略大一些。在把兩個輸入端 并聯(lián) 使用時，低電平輸入電流仍可按下式計算： CC B E 1 I LIL11V V VI m AR??? ? ? ?與反相器相同 。 74L S 00 的引腳排列圖 VCC 3 A 3 B 3 Y 4 A 4 B 4 Y 1 A 1 B 1 Y 2 A 2 B 2 Y G N D 14 13 1 2 1 1 1 0 9 8 74L S 20 1 2 3 4 5 6 7 VCC 2 A 2 B NC 2 C 2 D 2 Y 1 A 1 B NC 1 C 1 D 1 Y G N D 74L S 20 的引腳排列圖 14 13 1 2 1 1 1 0 9 8 74L S 00 1 2 3 4 5 6 7 74LS00內(nèi)含 4個 2輸入與非門，74LS20內(nèi)含 2個 4輸入與非門。 vB1 ( ) 39。 TTL反相器的電源動態(tài)尖峰電流 作業(yè) (四 )： P125 題： (b)、 作業(yè) (五 )： P154 題： 、 TTL與非門 其它類型的 TTL門電路 多發(fā)射極三極管結(jié)構(gòu) 一、 其它邏輯功能的門電路 ① 輸入信號不全為 1：如 vA=， vB= 則 vB1=+=， T T5截止， T4導(dǎo)通 輸出端的電位為： 輸出 Y為高電平。 當(dāng)輸出電壓由高電平突然變成低電平的過程中，也有一個不大的電源尖峰電流出現(xiàn)。 在穩(wěn)定狀態(tài)下，輸出電平不同時它從電源所取的電流也不一樣。 ? 絕大多數(shù)的 TTL門電路傳輸延遲時間都在 50ns以內(nèi)，所以當(dāng)輸入脈沖的寬度達(dá)到微妙的數(shù)量級時，在信號作用時間內(nèi)電路已達(dá)到穩(wěn)態(tài)，應(yīng)將輸入信號按直流信號處理。 ? 由于 TTL電路中存在三極管的開關(guān)時間和分布電容的充放電過程，因而輸入信號狀態(tài)變化時必須有足夠的變化幅度和作用時間才能使輸出狀態(tài)改變。這些參數(shù)可以從產(chǎn)品手冊上查出。 TTL反相器的動態(tài)特性 (了解、自學(xué) ) 在 74系列門電路中，由于輸出級的 T5管導(dǎo)通時工作在深度飽和狀態(tài)，所以它從導(dǎo)通轉(zhuǎn)換為截止時 (對應(yīng)于輸出由低電平跳變?yōu)楦唠娖綍r )的開關(guān)時間較長，致使tPLH略大于 tPHL。 像 CMOS門電路一樣，我們把輸出電壓波形滯后于輸入電壓波形的時間叫做 傳輸延遲時間 。 思考題：將圖中這些門電路都換成 74系列 CMOS門電路。 (b)一端接地，一端是低電平連大電阻接 若此圖中，將電阻 51k?，輸出狀態(tài)變化嗎 ?為什么？ (e) 一端接高電平，另一端經(jīng)電阻接地，因阻值很小(690?)，故輸入端仍為低電平，因此 Y5為高電平。 (d)為異或門，一端接低電平，另一端是 VCC經(jīng)電阻接入，因電阻值不是很大 (35k?)，故輸入端仍為高電平，因此 Y4為高電平。所以 Y1為低電平。 RP≤ 代入?yún)?shù) 例：試指出各 74系列 TTL門電路的輸出狀態(tài) (高電平、低電平或高阻態(tài) )。 解： 首先計算 vO1=VOH時vI2≥VIH(min)時 RP的允許值： 由右圖得 VOH IIHRP≥ VIH(min) O H I H ( m in)PIHVVI??由輸入特性曲線上查得 : vI=VIH= IIH= 于是可得： P 3 35 10Rk ??? ? ? ??其次再計算 vO1=VOL時 vI2≤VIL(max)時 RP的允許值： 由右圖當(dāng) RP的接地端改接至VOL時，應(yīng)滿足： vO1+IILRP≤VIL(max) CC B E 1 I L ( m a x)O L P I L ( m a x)1: V V VV R VR????有 I L ( m a x) O LP1CC B E 1 I L ( m a x): VVRRV V V?? ??故 得 綜上，應(yīng)取 RP≤。已知 G1和 G2均為 74系列反相器， VCC=5V， VOH=， VOL=，VIH(min)=， VIL(max)=。這時 vI與 RP的關(guān)系也就不再遵守上式的關(guān)系，特性曲線趨近于 vI=。 由等效圖可知： 該式表明，在 RPR1的條件下， vI幾乎與 RP成正比。此時 vI≡。 RP較小時， 使 vI， 相當(dāng)輸入低電平，所以輸出為高電平。 由圖可知，輸入電流流過 RP，這就必然會在 RP上產(chǎn)生壓降而形成輸入電位 vI，且 RP越大 vI也越高。 即輸入端通過電阻 R接地時的特性。這種變化越小，說明門電路帶負(fù)載的能力越強(qiáng)。這個數(shù)值也叫做門電路的 扇出系數(shù) 。但手冊上同時又規(guī)定 IOH，故應(yīng)取 iL≤算。 由右圖的輸入特性上又可查到，當(dāng) vI=的輸入電流為 iI=1mA，于是得到電流絕對值間的關(guān)系 : 1 I LN i i?，即 L1I16 161iNi? ? ? N1即可以驅(qū)動的負(fù)載個數(shù) 再計算保證 VOH ≥ N2。 由低電平輸出特性表上查到VOL=時的負(fù)載電流 iL= 16mA。要求 G1輸出的高低電平滿足 VOH≥， VOL≤。 (2) 低電平輸出特性 例：試計算門 G1 最多可以驅(qū)動多少個同樣的門電路負(fù)載。由于 T5飽和導(dǎo)通時 ce間的內(nèi)阻很小 (10?),所以負(fù)載電流 iL增加時輸出的低電平 VOL僅稍有升高。 |iL|↑ →VO↓線性下降。 |iL|↑→IR4↑→VR4↑→VCE4↓→VO基本不變。 T4工作在射極輸出狀態(tài)，輸出電阻 RO很小。 輸入電壓介于高、低電平之間的情況要復(fù)雜一些，且這種情況通常發(fā)生在輸入信號電平轉(zhuǎn)換的短暫過程中，這里就不分析了。 一般小于 40 μA 。 所以： 高電平噪聲容限 VNH ＝ VOH(min) － VIH(min) ＝ － 2＝ ⒈ 輸入伏安特性：輸入電壓與輸入電流之間的關(guān)系曲線 ， 即 iI = f（ vI） TTL反相器的靜態(tài)輸入 /輸出特性 在 TTL反相器電路中，如果僅僅考慮輸入信號是高電平和低電平而不是某一個中間值的情況，則可忽略 T2和 T5的 bc結(jié)反向電流以及 R3對