【正文】 制的 8421BCD碼形式，輸出也是十進制 BCD碼，這樣可省去二進制與十進制之間的轉(zhuǎn)換。二進制加法器的輸入是二進制數(shù)，輸出也是二進制數(shù)。如果將兩個 BCD碼十進制數(shù)輸入到一個 4位二進制加法器，則加法器的輸出將是一個從 0到 19范圍內(nèi)的二進制和數(shù)，如表 132的左邊一欄所示，顯然這些和數(shù)不是所要求的 BCD碼輸出形式，要求的BCD碼輸出形式如表 132的中間一欄所示。概述 +項目 1概述 +項目 1? 分析表 132可知，當二進制和數(shù)小于或等于 1001時，二進制和數(shù)等于BCD碼和數(shù)；當二進制和數(shù)大于 1001時，二進制和數(shù)不等于 BCD碼和數(shù)，需要加以校正。校正的方法是將二進制和數(shù)加上 0110，就可以得到正確的 BCD碼和數(shù)，并產(chǎn)生進位輸出。所以，進行二 十進制數(shù)碼加法運算需分兩步進行：第一步按二進制運算規(guī)則進行運算；第二步對運算結(jié)果進行判斷，若和數(shù)大于 1001，則電路自動對和數(shù)加上0110，并在組間產(chǎn)生進位，否則即為最后運算結(jié)果。所以一個 1位二．十進制加法器應由兩個 4位二進制加法器和一個加 0110的校正網(wǎng)絡組成。? 進一步分析表 132，可找出校正條件的邏輯表達式。顯然，在二進制和數(shù)具有進位輸出，即 C3=l時，需加以校正；當和數(shù)出現(xiàn)從 1010～1111這 6種代碼之一時，也需要進行校正。所以，校正條件的邏輯表達式為： C=C3+S3S2+S3S1? 由此得到 1位二 十進制加法器的邏輯圖，如圖 184所示。 概述 +項目 1圖 184 1位二 十進制加法器概述 +項目 1? 2 . 集成二進制譯碼器? 譯碼器是將輸入二進制代碼的狀態(tài)翻譯成輸出信號，以表示其原來含義的電路。譯碼器的種類很多，但各種譯碼器的工作原理類似，設(shè)計方法也相同。? 把二進制代碼的各種狀態(tài)，按照其原意翻譯成對應輸出信號的電路，稱為二進制譯碼器。? 3位二進制譯碼器? 3位二進制代碼可表示 8種不同的狀態(tài)，所示輸出的必須是8個譯碼信號，設(shè) 8個輸出信號分別為 Y0、 Y … 、 Y7。根據(jù)二進制譯碼器的功能?？闪谐?3位二進制譯碼器的真值表，如表 133所示．概述 +項目 1? 從真值表可知，對應于一組變量輸入，在 8個輸出中只有 1個為 1，其余 7個為 0。因為輸入端 3個，輸出端 8個，故又稱之為 3線 8線譯碼器，也稱為 3變量譯碼器。由真值表可直接寫出各輸出信號的邏輯表達式：概述 +項目 1? 根據(jù)這些邏輯表達式畫出的邏輯圖見圖 185。由于譯碼器各個輸出信號表達式的基本形式是有關(guān)輸入信號的與運算，所以它的邏輯圖是由與門組成的陣列，這也是譯碼器基本電路結(jié)構(gòu)的一個顯著特點。? 如果把圖 185所示電路的與門換成與非門，那么所得到的就是由與非門構(gòu)成的輸出為反變量 (低電平有效 )的 3位二進制譯碼器。圖 185 3位二進制譯碼器 概述 +項目 1概述 +項目 1? 二進制譯碼器的級聯(lián)? 利用譯碼器的選通控制端可以擴展譯碼器的規(guī)模。圖 187所示是用兩片 3線 8線譯碼器構(gòu)成的 4線 16線譯碼器。(a)引腳排列圖 (b)邏輯功能圖圖 186集成 3線 8線譯碼器概述 +項目 1? 3．集成二 十進制譯碼器? 8421BCD碼譯碼器? 把二 十進制代碼翻譯成 10個十進制數(shù)字信號的電路，稱為二 十進制譯碼器。? 二一十進制譯碼器的輸入是十進制數(shù)的 4位二進制編碼 (BCD碼 )，分別用 A A Al、 A0表示：輸出的是與 10個十進制數(shù)字相對應的 10個信號，用 Y9～ Y0表示。由于二 十進制譯碼器有 4根輸入線， 10根輸出線，所以又稱為 4線 10線譯碼器。 8421BCD碼譯碼器的真值表如表 135所示。圖 187 譯碼器的擴展概述 +項目 1? 表中左邊是輸入的 8421BCD碼，右邊是譯碼輸出。其中 1010～ 1111共 6種狀態(tài)沒有使用，是無效狀態(tài)，在正常工作狀態(tài)下不會出現(xiàn)，化簡時可以作為隨意項處理。 概述 +項目 1? 在中規(guī)模集成二 十進制譯碼器中，對 BCD碼采用了完全譯碼方案，即輸出函數(shù)沒有利用隨意項化簡。這樣做的好處是，輸入端代碼出現(xiàn)無效狀態(tài)時，譯碼器不予響應，各個輸入信號之間沒有約束。? 采用完全譯碼方案的輸出函數(shù)，可直接由真值表 135寫出，分別為：? 由這些表達式畫出邏輯圖如圖 188所示。 概述 +項目 1? 集成 4線 10線譯碼器? 圖 189所示是 8421BCD輸入的集成 4線 10線譯碼器 74LS42的引腳排列圖和邏輯功能示意圖。圖 189 集成 4線 10線譯碼器 74LS42概述 +項目 1? 4．顯示譯碼器? 在各種數(shù)字設(shè)備中，經(jīng)常需要將數(shù)字、文字和符號直觀地顯示出來，供人們直接讀取結(jié)果，或用以監(jiān)視數(shù)字系統(tǒng)的工作情況。因此，顯示電路是許多數(shù)字設(shè)備中必不可少的部分。用來驅(qū)動各種顯示器件，從而將用二進制代碼表示的數(shù)字、文字、符號翻譯成人們習慣的形式直觀地顯示出來的電路，稱為顯示譯碼器。? 數(shù)碼顯示器? 顯示器件的種類很多，在數(shù)字電路中最常用的顯示器是半導體顯示器 (又稱為發(fā)光二極管顯示器， LED)和液晶顯示器 (LCD)。 LED主要用于顯示數(shù)字和字母， LCD可以顯示數(shù)字、字母、文字和圖形等。概述 +項目 1? 7段 LED數(shù)碼顯示器俗稱數(shù)碼管。其工作原理是將要顯示的十進制數(shù)碼分成 7段，每段為一個發(fā)光二極管，利用不同發(fā)光段組合來顯示不同的數(shù)字。圖 190(a)所示為數(shù)碼管的外形結(jié)構(gòu)。? 數(shù)碼管中的 7個發(fā)光二極管有共陰極和共陽極兩種接法，如圖 190(b)、 (c)所示，圖中的發(fā)光二極管 a～ g用于顯示十進制的 lO個數(shù)字 O～ 9， h用于顯示小數(shù)點。從圖中可以看出，對于共陰極的顯示器，某一段接高電平時發(fā)光；對于共陽極的顯示器，某一段接低電平時發(fā)光，使用時每個二極管要串聯(lián)一個約 100Ω的限流電阻。? 7段數(shù)碼管是利用不同發(fā)光段組合來顯示不同的數(shù)字。以共陰極顯示器為例，若 a、 b、 c、 d， g各段接高電平，則對應的各段發(fā)光，顯示出十進制數(shù)字 3；若 b、 c、 f、 g各段接高電平，則顯示十進制數(shù)字 4。概述 +項目 1? 顯示譯碼器? 設(shè)計顯示譯碼器首先要考慮顯示器的字形，現(xiàn)以驅(qū)動共陰極的 7段發(fā)光二極管的二 十進制譯碼器為例，具體說明顯示譯碼器的設(shè)計過程。? 設(shè)輸入信號為 8421BCD碼，根據(jù)數(shù)碼管的顯示原理，可列出驅(qū)動共陰極數(shù)碼管的 7段顯示譯碼器的真值表，如表 136所示。概述 +項目 1? 用卡諾圖進行化簡。根據(jù)真值表畫出輸出函數(shù) a的卡諾圖，如圖 191所示。? 由圖 191可得 a的最簡與或表達式為：? 用同樣的方法可以求得 b～ g的最簡與或表達式，為：? 用與非門實現(xiàn)上述函數(shù)，邏輯圖如圖所示。 概述 +項目 1? 集成顯示譯碼器? 常用的集成 7段譯碼驅(qū)動器屬 TTL型的有 74LS4 74LS48等， CMOS型的有 CD4055液晶顯示驅(qū)動器等。 74LS47為低電平有效，用于驅(qū)動共陽極的 LED顯示器，因為 74LS47為集電極開路 (OC)輸出結(jié)構(gòu)，工作時必須外接集電極電阻。 74LS48為高電平有效，用于驅(qū)動共陰極的 LED顯示器，其內(nèi)部電路的輸出級有集電極電阻，使用時可直接接顯示器。? 74LS48的引腳排列如圖 193所示，其真值表見表 137。概述 +項目 1? 由真值表可以看出，為了增強器件的功能，在 74LS48中還設(shè)置了一些輔助端。這些輔助端的功能如下：概述 +項目 1概述 +項目 1? 5．數(shù)據(jù)選擇器? 數(shù)據(jù)選擇器又叫多路選擇器或多路開關(guān)，它是多輸入單輸出的組合邏輯電路。數(shù)據(jù)選揮器能夠從來自不同地址的多路數(shù)字信息中任意選出所需要的一路信息作為輸出，至于選擇哪一路數(shù)據(jù)輸出，則完全由當時的選擇控制信號決定。? 4選 1數(shù)據(jù)選擇器? 4選 1數(shù)據(jù)選擇器有 4個輸入數(shù)據(jù) D0、 D D D3，兩個選擇控制信號 A1和 A0，一個輸出信號 Y。設(shè) AlA0取值分別為 00、 0 11時，分別選擇數(shù)據(jù) D0、 D D D3輸出。由此可列出 4選 1數(shù)據(jù)選擇器的真值表，如表 138所示。概述 +項目 1? 根據(jù)真值表很容易得到輸出 l，的邏輯表達式為：? 式中 mi為 A A0組成的最小項。根據(jù)上式畫出的邏輯圖如圖所示。? 因為隨著 AlA0取值不同，被打開的與門也隨之變化，而只有加在被打開與門輸入端的數(shù)據(jù)才能傳送到輸出端，所以圖 194中的 AlA0也稱為地址碼或地址控制信號。概述 +項目 1? 集成數(shù)據(jù)選擇器? 集成數(shù)據(jù)選擇器的規(guī)格品種較多，圖 195為集成雙 4選 1數(shù)據(jù)選擇器74LSl53和集成 8選 1數(shù)據(jù)選擇器 74LSl51的引腳排列圖。? 由圖 195(a)可以看到， 74LSl53包含兩個 4選 1數(shù)據(jù)選擇器，兩者共用一組地址選擇信號 AlA0，這樣，可以利用一片 74LSl53實現(xiàn) 4路 2位的二進制信息傳送。此外，為了擴大芯片的功能，在 74LSl53中還設(shè)置了選通控制端 S，利用它可控制選擇器處于工作或禁止狀態(tài)，選通端S為低電平有效，當 S=1時，選擇器被禁止，無論地址碼是什么， Y總是等于 O；當 S=O時，選擇器被選中，處于工作狀態(tài)，由地址碼決定選擇哪一路輸出。? 圖 195(b)所示的 8選 l數(shù)據(jù)選擇器有 8個數(shù)據(jù)輸入端 D0～ D7， 3個地址輸入端 A Al、 A0，兩個互補的輸出端 Y和 Y反， 1個選通控制端 S反。其真值表如表 139所示。概述 +項目 1? 由表 139所示真值表可以看出：當選通輸入信號 S=1時選擇器被禁止， Y=O，輸入數(shù)據(jù)和地址均不起作用。當 S=0時選擇器被選中，此時有：概述 +項目 1? 利用選通控制端很容易擴展數(shù)據(jù)選擇器的功能。圖 196所示是用兩片74LSl51連接起來構(gòu)成的 16選 1數(shù)據(jù)選擇器。由圖可知，當選擇地址變量高位 A3=O時， S1=0、 S2=1，片 (2)禁止、片 (1)工作， Y2=O，所以 Y=Y1+Y2=Y1；當選擇地址變量高位 A3=1時， S1= S2=0，片(1)禁止、片 (2)工作， Y1=O，所以 Y=Y1+Y2=Y2。? 上述分析結(jié)果說明，圖 196所示電路的連接是正確的。圖 196用 74LSl51擴展為 16選 1數(shù)據(jù)選擇器概述 +項目 1如果希望獲得更多資源，請發(fā)郵件至 ,我們會及時回復您的！感謝您選用我們的教材，請多提寶貴意見！概述 +項目 1謝謝觀看 /歡迎下載BY FAITH I MEAN A VISION OF GOOD ONE CHERISHES AND THE ENTHUSIASM THAT PUSHES ONE TO SEEK ITS FULFILLMENT REGARDLESS OF OBSTACLES. BY FAITH I BY FAIT