數(shù)字電子技術第3章-資料下載頁
2025-04-29 08:22本頁面
【正文】 1 A 0 1 D 數(shù)據(jù)輸入 原碼輸出 ( a ) F0F1F2F3F4F5 F6F77 4 1 3 8S1 S2 S3A2 A1 A0A2 A1 A0D數(shù) 據(jù) 輸 入反 碼 輸 出( b )032 ?? SS若令 S1=D， 則構成另一種 DEMUX。 DF ?0DF ?1DF ?7A2A1A0=001時， A2A1A0=111時， 用三線 八線譯碼器 74138可以實現(xiàn)八路 DEMUX。 課堂練習 設計邏輯電路實現(xiàn)一個三人裁決器 . 要求 : (1)用簡單門電路實現(xiàn) 。 (2)用譯碼器實現(xiàn) 。 (3)用數(shù)據(jù)選擇器實現(xiàn) . 數(shù)值比較器 數(shù)值比較電路是用來比較兩個二進制數(shù)的大小或是否相等的電路。 1位數(shù)值比較器 A3A2A1A0B3B1B2B011111111＆＆＆＆＆＆＆＆＆＆＆＆＆＆＆≥ 1≥ 1≥ 1≥ 1≥ 1≥ 1A BA BA = Bababa=bA3⊙B3A2⊙B2A1⊙B1A0⊙B04位數(shù)值比較器 A3 A2 A1 AB A0 B3 A=B B2 B1 AB B0 ab ab a=b 4位比較器級聯(lián)形成 8位比較器 算術運算電路 (1)加法器 半加和全加的概念 ? 兩個 n位二進制數(shù)相加，是從最低有效位開始相加，得到 “ 和數(shù) ” 并傳送進位最后得到結果。 ? 最低位只有加數(shù)和被加數(shù)相加，稱為半加； ? 其余各位是加數(shù)、被加數(shù)和相鄰低位的進位相加稱為全加。 S=AB+AB, Cout=AB 半加器的邏輯符號和真值表 全加器的邏輯符號和真值表 （ 3） A3 A2 A1 A0 + B3 B2 B1 B0 C3 C2 C1 C0 S3 S2 S1 S0 MSI 74283加法器及應用 實驗 4選題參考 用 74LS151設計一個監(jiān)視交通信號燈工作狀態(tài)的邏輯電路。每一組信號燈均由紅、黃、綠三盞燈組成，正常工作情況下，任何時刻必有一盞燈點亮，而且只允許有一盞燈點亮。而當出現(xiàn)其他情況時，要求發(fā)出故障信號提醒維修人員前去維修。 用 4位并行加法器 74LS283設計一個加 /減運算電路。當控制信號 M=0時它將兩個無符號的 4位二進制數(shù)相加，而 M=1時它將兩個無符號的 4位二進制數(shù)相減。假設兩數(shù)相加的絕對值不大于15，相減的值為正數(shù)。允許附加必要的門電路。 輸血者與受血者的血型符合下 圖關系，試用 74LS151設計電路， 判斷輸血者與受血者的血型是否符 合上述規(guī)定。 輸 A B AB O 受 A B AB O
環(huán)評公示相關推薦
鄂ICP備17016276號-1