數(shù)字電子技術(shù)第3章-資料下載頁(yè)
2025-04-29 08:22本頁(yè)面
【正文】 1 A 0 1 D 數(shù)據(jù)輸入 原碼輸出 ( a ) F0F1F2F3F4F5 F6F77 4 1 3 8S1 S2 S3A2 A1 A0A2 A1 A0D數(shù) 據(jù) 輸 入反 碼 輸 出( b )032 ?? SS若令 S1=D， 則構(gòu)成另一種 DEMUX。 DF ?0DF ?1DF ?7A2A1A0=001時(shí)， A2A1A0=111時(shí)， 用三線 八線譯碼器 74138可以實(shí)現(xiàn)八路 DEMUX。 課堂練習(xí) 設(shè)計(jì)邏輯電路實(shí)現(xiàn)一個(gè)三人裁決器 . 要求 : (1)用簡(jiǎn)單門(mén)電路實(shí)現(xiàn) 。 (2)用譯碼器實(shí)現(xiàn) 。 (3)用數(shù)據(jù)選擇器實(shí)現(xiàn) . 數(shù)值比較器 數(shù)值比較電路是用來(lái)比較兩個(gè)二進(jìn)制數(shù)的大小或是否相等的電路。 1位數(shù)值比較器 A3A2A1A0B3B1B2B011111111＆＆＆＆＆＆＆＆＆＆＆＆＆＆＆≥ 1≥ 1≥ 1≥ 1≥ 1≥ 1A BA BA = Bababa=bA3⊙B3A2⊙B2A1⊙B1A0⊙B04位數(shù)值比較器 A3 A2 A1 AB A0 B3 A=B B2 B1 AB B0 ab ab a=b 4位比較器級(jí)聯(lián)形成 8位比較器 算術(shù)運(yùn)算電路 (1)加法器 半加和全加的概念 ? 兩個(gè) n位二進(jìn)制數(shù)相加，是從最低有效位開(kāi)始相加，得到 “ 和數(shù) ” 并傳送進(jìn)位最后得到結(jié)果。 ? 最低位只有加數(shù)和被加數(shù)相加，稱為半加； ? 其余各位是加數(shù)、被加數(shù)和相鄰低位的進(jìn)位相加稱為全加。 S=AB+AB, Cout=AB 半加器的邏輯符號(hào)和真值表 全加器的邏輯符號(hào)和真值表 （ 3） A3 A2 A1 A0 + B3 B2 B1 B0 C3 C2 C1 C0 S3 S2 S1 S0 MSI 74283加法器及應(yīng)用 實(shí)驗(yàn) 4選題參考 用 74LS151設(shè)計(jì)一個(gè)監(jiān)視交通信號(hào)燈工作狀態(tài)的邏輯電路。每一組信號(hào)燈均由紅、黃、綠三盞燈組成，正常工作情況下，任何時(shí)刻必有一盞燈點(diǎn)亮，而且只允許有一盞燈點(diǎn)亮。而當(dāng)出現(xiàn)其他情況時(shí)，要求發(fā)出故障信號(hào)提醒維修人員前去維修。 用 4位并行加法器 74LS283設(shè)計(jì)一個(gè)加 /減運(yùn)算電路。當(dāng)控制信號(hào) M=0時(shí)它將兩個(gè)無(wú)符號(hào)的 4位二進(jìn)制數(shù)相加，而 M=1時(shí)它將兩個(gè)無(wú)符號(hào)的 4位二進(jìn)制數(shù)相減。假設(shè)兩數(shù)相加的絕對(duì)值不大于15，相減的值為正數(shù)。允許附加必要的門(mén)電路。 輸血者與受血者的血型符合下 圖關(guān)系，試用 74LS151設(shè)計(jì)電路， 判斷輸血者與受血者的血型是否符 合上述規(guī)定。 輸 A B AB O 受 A B AB O
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1