【文章內(nèi)容簡(jiǎn)介】 3 I4 I5 I6 I7I0 I1 I2 I3 I4 I5 I6 I7 I8 I9 I1 0 I1 1 I1 2 I1 3 I1 4 I15 集成 3位二進(jìn)制優(yōu)先編碼器 74LS148的級(jí)聯(lián) 輸 入I輸 出Y3 Y2 Y1 Y00( I0)1( I1)2( I2)3( I3)4( I4)5( I5)6( I6)7( I7)8( I8)9( I9)0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 1二、 二 十進(jìn)制編碼器 8421 BCD碼編碼器 輸入 10個(gè)互斥的數(shù)碼 輸出 4位二進(jìn)制代碼 真值表 9753197531076327632176547654298983IIIIIIIIIIYIIIIIIIIYIIIIIIIIYIIIIY???????????????????邏輯表達(dá)式 I9 I8 I7I6I5I4 I3I2 I1 I0Y3 Y2 Y1 Y0(a ) 由或門(mén)構(gòu)成≥ 1≥ 1 ≥ 1≥ 1I9 I8 I7I6I5I4 I3I2 I1 I0(b ) 由與非門(mén)構(gòu)成Y3 Y2 Y1 Y0 邏輯圖 I9 I8 I7 I6 I5 I4 I3 I2 I1 I0Y3 Y2 Y1 Y01 　　　　　　　　0 1 　　　　　　　0 0 1 　　　　　　0 0 0 1 　　　　　　0 0 0 0 　 1 　　　　0 0 0 0 　 0 1 　　　0 0 0 0 　 0 0 1 　　0 0 0 0 　 0 0 0 1 　0 0 0 0 　 0 0 0 0 1 0 0 0 0 　 0 0 0 0 0 11 0 0 11 0 0 00 1 1 10 1 1 00 1 0 10 1 0 00 0 1 10 0 1 00 0 0 10 0 0 0 8421 BCD碼優(yōu)先編碼器 真值表 優(yōu)先級(jí)別從 I 9 至 I 0 遞降邏輯表達(dá)式 ???????????????????????????????????????????124683468568789123456789345678956789789902458934589689789234567893456789678978914895896897894567895678967897892898993IIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIYIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIYIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIYIIIIIY邏輯圖 1 1 1 1 1 1 1 1 I9 I8 I7 I6 I5 I4 I3 I2 I1 I0 Y3 Y2 Y1 Y0≥ 1 ≥ 1 ≥ 1≥ 1在每一個(gè)輸入端和輸出端都加上反相器，便可得到輸入和輸出均為反變量的 8 4 2 1 B C D 碼優(yōu)先編碼器。8421BCD優(yōu)先編碼器 16 15 1 4 1 3 1 2 11 1 0 974 L S 14 7 1 2 3 4 5 6 7 8VCC NC Y3 I3 I2 I1 I9 Y0I4 I5 I6 I7 I8 Y2 Y1 G N D集成 10線 4線優(yōu)先編碼器 輸入端和輸出端都是低電平有效 譯碼器 譯碼是編碼的相反過(guò)程，把二進(jìn)制代碼翻譯成我們需要的不同類型的輸出信號(hào)的過(guò)程稱為譯碼，實(shí)現(xiàn)譯碼操作的電路稱為譯碼器。 一、二進(jìn)制譯碼器 設(shè)二進(jìn)制譯碼器的輸入端為 n個(gè)，則輸出端為 2n個(gè)，且對(duì)應(yīng)于輸入代碼的每一種狀態(tài)， 2n個(gè)輸出中只有一個(gè)為 1（或?yàn)?0），其余全為 0（或?yàn)?1）。 二進(jìn)制譯碼器可以譯出輸入變量的全部狀態(tài)，故又稱為變量譯碼器。 （一） 3位二進(jìn)制譯碼器 A2 A1 A0Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y70 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 0 0 0 0 0 0 00 1 0 0 0 0 0 00 0 1 0 0 0 0 00 0 0 1 0 0 0 00 0 0 0 1 0 0 00 0 0 0 0 1 0 00 0 0 0 0 0 1 00 0 0 0 0 0 0 1真值表 輸入： 3位二進(jìn)制代碼 輸出： 8個(gè)互斥的信號(hào) ???????????????????????01270126012501240123012201210120AAAYAAAYAAAYAAAYAAAYAAAYAAAYAAAY 1 1 1 A2 A1 A0 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0邏輯表達(dá)式 邏輯圖 電路特點(diǎn) ：與門(mén)組成的陣列 3 線 8 線譯碼器（二）集成二進(jìn)制譯碼器 74LS138 A A A0為二進(jìn)制譯碼輸入端， Y7~Y0為譯碼輸出端（低電平有效）， S S S3為選通控制端。當(dāng) S1＝ S2+S3=0 時(shí)，譯碼器處于工作狀態(tài)；當(dāng) S1＝ 0時(shí)，譯碼器處于禁止?fàn)顟B(tài)。 真值表 輸 入 ：自然二進(jìn)制碼 輸 出 ：低電平有效 （三） 74LS138的級(jí)聯(lián) 4 線 1 6 線譯碼器 二 十進(jìn)制譯碼器的輸入是十進(jìn)制數(shù)的 4位二進(jìn)制編碼（ BCD碼），分別用 A A A A0表示；輸出的是與 10個(gè)十進(jìn)制數(shù)字相對(duì)應(yīng)的 10個(gè)信號(hào)，用 Y9～ Y0表示。由于二 十進(jìn)制譯碼器有 4根輸入線， 10根輸出線，所以又稱為 4線 10線譯碼器。 二、 二 十進(jìn)制譯碼器 8421 BCD碼譯碼器 把二 十進(jìn)制代碼翻譯成 10個(gè)十進(jìn)制數(shù)字信號(hào)的電路 ， 稱為二 十進(jìn)制譯碼器 。 4線 ~10線譯碼器真值表（輸出高電平有效） 0390380127012601250124012301220233101230 AA YAAYAAA YAAAYAAA YAAAYAAA YAAAYAAAA YAAAAY??????????得邏輯表達(dá)式 邏輯圖 ２、集成 8421 BCD碼譯碼器 74LS42 16 15 1 4 1 3 1 2 11 1 0 97 4 L S 4 2 1 2 3 4 5 6 7 8VC C A0 A1 A2 A3 Y9 Y8 Y7Y0 Y1 Y2 Y3 Y4 Y5 Y6 G N D 7 4 L S 4 2 A0 A1 A2 A3Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9A0 A1 A2 A3(a ) 引腳排列圖 (b ) 邏輯功能示意圖74LS42譯碼器是拒絕偽碼的當(dāng)輸入 1010— 1111時(shí) 輸出全為 1。 90 ~ YYabcdefgh a b c d a f