【正文】 1 1 01 0 11 0 00 1 10 1 00 0 10 0 0設(shè) I7的優(yōu)先級別最高， I6次之，依此類推， I0最低。 = B 39。 B 39。 B 39。 = B 39。 B 39。 一、 1位數(shù)值比較器 設(shè) Ai＞ Bi時 Li＝ 1； Ai＝ Bi 時 Gi＝ 1； Ai＜ Bi時 Mi＝ 1。 4位串行進(jìn)位加法器 （三）集成全加器 構(gòu)成 ： 把 n位全加器串聯(lián)起來，低位全加器的進(jìn)位輸出連接到相鄰的高位全加器的進(jìn)位輸入。 Ai Bi Ci 1Si Ci0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 01 01 00 11 00 10 11 1Ai、 Bi：加數(shù) Ci1： 低位的進(jìn)位 Si：本位的和 Ci：向高位的進(jìn)位。 優(yōu)先級按 I0、 I I2順序，高電平有效。 （ 3） 根據(jù)表達(dá)式畫出電路的邏輯電路圖。 1. 組合邏輯電路設(shè)計方法 （ 1） 進(jìn)行邏輯抽象，列真值表。 組合邏輯電路的特點 組合邏輯電路的分析方法 組合邏輯電路的分析一般是根據(jù)已知邏輯電路圖求出其邏輯功能的過程 ， 實際上就是根據(jù)邏輯圖寫出其邏輯表達(dá)式 、 真值表 ， 并歸納出其邏輯功能 。第三章 組合邏輯電路 組合邏輯電路的邏輯功能特點 組合邏輯電路是指在任何時刻，電路的輸出狀態(tài)僅與該時刻各輸入變量的取值有關(guān)，而與電路以前的狀態(tài)無關(guān)。 （ 1） 寫出邏輯函數(shù)表達(dá)式 （ 2） 化簡邏輯得到函數(shù)與或表達(dá)式 （ 3） 列出真值表 （ 4） 從真值表找出規(guī)律，說明電路實現(xiàn)的功能 ABCY 邏輯圖 邏輯表達(dá)式 最簡與或表達(dá)式 ABY ?1 BCY ?2 CA31Y2Y3Y YCABCABY ??? ACBCABYYYY 321 ??A B C Y0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100010111最簡與或表達(dá)式 真值表 CABCABY ???電路的邏輯功能 當(dāng)輸入 A、 B、C中有 2個或 3個為 1時，輸出 Y為 1，否則輸出 Y為 0。根據(jù)電路功能的描述，將其輸入與輸出的邏輯關(guān)系用真值表的形式列出。 例 1：交通燈故障監(jiān)測電路設(shè)計任務(wù) 設(shè)：燈亮為“ 1”，燈滅為“ 0”。 按題意的真值表 簡化真值表 得邏輯式 11111I 0I 1I 2L 0L 1L 200 IL ? 011 IL ? 2023 IIIL ??轉(zhuǎn)成與非 — 與非表達(dá)式 畫邏輯圖 例 3 設(shè)計一個路燈控制電路，要求實現(xiàn)的功能是： 當(dāng)總電源開關(guān)閉合時，安裝在三個不同地方的三個開關(guān)都能獨 立地將燈打開或熄滅；當(dāng)總電源開關(guān)斷開時，路燈不亮。 B i C i 1 A i 00 01 11 10 0 0 1 0 1 1 1 0 1 0 S i 的卡諾圖 11111????????????iiiiiiiiiiiiiiiiCBACBACBACBACBASC i 1 B i C i 1 A i 00 01 11 10 0 0 0 1 0 1 0 1 1 1 C i 的卡諾圖 iiiiiiiiiiiiiiiiiiiiiiiiBACBACBACBACBACBABACBCAC?????????????????1111111)(=1AiBiCi 1SiCi ( a ) 邏輯圖 ( c ) 國標(biāo)符號AiBiCi 1SiCiAiBiCi 1SiCi(b) 曾用符號C I C O∑FA=1全加器的邏輯圖和邏輯符號 iiiiiiiiiiiiiiiiBACBABACBABACBAC????????????111)()()(Ci用與非 與非式表示 11 ?? ??? iiiiiii CBCABAC 1. 用與門、非門和或門實現(xiàn)的電路 1111 ???? ???? iiiiiiiiiiiii CBACBACBACBAS 用與或非門實現(xiàn) B i C i 1 A i 00 01 11 10 0 0 1 0 1 1 1 0 1 0 S i 的卡諾圖 B i C i 1 A i 00 01 11 10 0 0 0 1 0 1 0 1 1 1 C i 的卡諾圖 1111 ???? ???? iiiiiiiiiiiii CBACBACBACBAS 11 ?? ??? iiiiiii CBCABAC先求 Si和 Ci。 C3 S3 C2 S2 C1 S1 C0 S0C0 1A3 B3 A2 B2 A1 B1 A0 B0∑ COCICOCI∑ ∑ ∑COCICOCICICICICICICICICI特點 ：進(jìn)位信號是由低位向高位逐級傳遞的，所以運(yùn)算速度較慢。 得 1位數(shù)值比較器的真值表。A B A 39。 A11 B11 … A8 B8 A7 B7 … A4 B4 A3 B3 … A0 B0A B A 39。A= B A 39。A B A 39。001比較輸出串聯(lián)擴(kuò)展 CMOS比較器的級聯(lián) 最低 4位的級聯(lián)輸入端 AB、 A=B和 AB 必須預(yù)先分別預(yù)置為 0。 真值表 ???????????????????????????????????12463465671234567345675677024534567234567345676771456745675676772IIIIIIIIIIIIIIIIIIIIIIIIIIYIIIIIIIIIIIIIIIIIIIIIIYIIIIIIIIIIIIIIY邏輯表達(dá)式 邏輯圖 1 1 1 1≥ 1 ≥ 1≥ 1Y2 Y1 Y0I7 I6 I5 I4 I3 I2 I1 I08線 3線優(yōu)先編碼器 （ 3）集成 3位二進(jìn)制優(yōu)先編碼器 VCC YS YEX I3 I2 I1 I0 Y0I4 I5 I6 I7 ST Y2 Y1 G N D 16 15 1 4 1 3 1 2 11 1 0 97 4 L S 1 4 8 1 2 3 4 5 6 7 8 Y2 Y1 Y0 YS YEXST I7 I6 I5 I4 I3 I2 I1 I0 6 7 9 1 5 147 4 L S 1 4 8 5 4 3 2 1 13 12 1 1 1 0(a ) 引腳排列圖 (b ) 邏輯功能示意圖集成 3位二進(jìn)制優(yōu)先編碼器 74LS148 ST為使能輸入端，低電平有效。 輸 入 輸 出ST01234567 IIIIIIII012 YYYEXYSY1000000000　　　　　　　1 1 1 1 1 1 1 1 0 　　　　　　 1 0 　　　　　 1 1 0 　　　　 1 1 1 0 　　　 1 1 1 1 0 　　 1 1 1 1 1 0 　 1 1 1 1 1 1 0 1 1 1 1 1 1 1 01 1 11 1 10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 11 00 10 10 10 10 10 10 10 1集成二進(jìn)制優(yōu)先編碼器 74LS148的真值表 輸入：邏輯 0(低電平）有效 輸出：邏輯 0(低電平）有效 Y0 Y1 Y2 Y3 YEX Y0 Y1 Y2 YEXYS 低位片 S T I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y1 Y2 YEXYS 高位片 S T I0 I1 I2 I3 I4 I5 I6 I7I0 I1 I2 I3 I4 I5 I6 I7 I8 I9 I1 0 I1 1 I1 2 I1 3 I1 4 I15 集成 3位二進(jìn)制優(yōu)先編碼器 74LS148的級聯(lián) 輸 入I輸 出Y3 Y2 Y1 Y00( I0)1( I1)2( I2)3( I3)4( I4)5( I5)6( I6)7( I7)8( I8)9( I9)0 0