數(shù)字電子技術(shù)基礎(chǔ)習(xí)題答案-wenkub
2023-06-15 00:02:06 本頁面
【正文】 ，則三極管T2A、T2B將有一個(gè)會達(dá)到飽和，同時(shí)使T3和D截止，T4將飽和導(dǎo)通，輸出為低電平。（c），輸出為低電平。解：已知門電路RON=40kW，當(dāng)輸入端通過阻值179。 解：CMOS與非門的輸入端接地、輸入電壓均低于其關(guān)門電平UOFF，因此門的輸出電壓均高于其輸出高電平的最小值UOH（min），都屬于高電平，所以以上三種輸入的接法均屬于邏輯0輸入。（b）導(dǎo)通狀態(tài)。0V。已知UDD=10V，|UTP|=UTN=4V。當(dāng)輸入端通過10KΩ的電阻接地時(shí)，由于三極管導(dǎo)通時(shí)產(chǎn)生基極電流，由于外接電阻遠(yuǎn)大于其內(nèi)阻，會在外接電阻上產(chǎn)生較大壓降，導(dǎo)致輸入電壓高于其開門電平UON，所以此種輸入的接法也屬于邏輯1輸入。當(dāng)輸入端A為低電平時(shí)，Tl發(fā)射結(jié)導(dǎo)通，D、T2截止，F(xiàn)2輸出高電平；當(dāng)輸入端A為高電平時(shí)，Tl發(fā)射結(jié)不通，D、T2導(dǎo)通，F(xiàn)2輸出低電平。TTL門電路是由三極管三極管構(gòu)成的集成邏輯門電路。（1）（2）解 （1）（a）所示，（a）（2）（b）所示，（b）48第2章習(xí)題及答案 什么是邏輯門電路？基本門電路是指哪幾種邏輯門？解：能夠?qū)崿F(xiàn)基本和常用邏輯關(guān)系具體器件構(gòu)成的電子線路，稱為邏輯門電路。（1）。解 。解：（1）（2）（3）（4） ，并寫出邏輯表達(dá)式。（a）（2） 證明：（b）所示，得證。（1）3E （2）7D8 （3）解：（1）（3E）H=（62）D=（111110）B（2）（7D8）H=（2008）D=（11111011000）B（3）（）H=（）D=（）B、。解：該波形表示的二進(jìn)制數(shù)為：0111010。、十六進(jìn)制數(shù)、8421BCD碼來表示。設(shè)，試畫出F對應(yīng)A、B的波形。（b）。（1）設(shè)三變量A、B、C當(dāng)變量組合值中出現(xiàn)奇數(shù)個(gè)1時(shí)，輸出（F1）為1，否則為0。將F=1的與項(xiàng)相或即得F的邏輯表達(dá)式。（1） （2） 解：（a）、（b）所示。（2）（3）（4）解（1）（a）所示，得（a）（2）（b）所示，得 （b）（3）（c）所示，得（c）（4）（d）和（e）所示。基本門電路是指與門﹑或門﹑非門等電路。COMS門電路是由互補(bǔ)MOS管組成的單極型集成電路。由以上分析可得： 試分析為什么TTL與非門的輸入端在以下4種接法時(shí)都屬于邏輯1輸入：（1）輸入端直接懸空；（2）輸入端接高于2V的電源；（3）；（4）輸入端通過10KΩ的電阻接地。TTL與非門的輸入端接地、輸入電壓均低于其關(guān)門電平UOFF（~1V），因此門的輸出電壓均高于其輸出高電平的最小值UOH（min），都屬于高電平，所以以上三種輸入的接法均屬于邏輯0輸入。求當(dāng)輸入分別為0V和10V時(shí)， MOS管的工作狀態(tài)，對應(yīng)輸出電壓的值，說明電路功能。該電路實(shí)現(xiàn)反相器功能。（c）截止?fàn)顟B(tài)。當(dāng)輸入端通過10KΩ的電阻接地時(shí)，由于MOS管導(dǎo)通時(shí)沒有柵源電流，僅管外接電阻遠(yuǎn)大于其內(nèi)阻，也會在外接電阻上產(chǎn)生壓降，所以此種輸入的接法也屬于邏輯0輸入。40kW電阻接地時(shí)為邏輯高電平，因此有： ，確定電路輸出F1~F4的狀態(tài)。（d）兩個(gè)漏極開路與非門，分別輸出1和0，由于其中一個(gè)門輸出為0，即輸出與地短接，兩個(gè)漏極開路與非門并聯(lián)，所以F4輸出為低電平。實(shí)現(xiàn)了或非的關(guān)系即。（2）EN信號在同一時(shí)刻只能有一個(gè)為有效信號，不能同時(shí)有兩個(gè)或兩個(gè)以上有效，如果出現(xiàn)兩個(gè)或兩個(gè)以上有效，可能會造成數(shù)據(jù)傳輸錯(cuò)誤。ABCF00000010010001111000101111011111（3）由邏輯函數(shù)真值表可以看出，該電路具有多數(shù)表決的功能。解：（1）； 實(shí)際上這是個(gè)邏輯或。解：寫出邏輯表達(dá)式： 得真值表：當(dāng)相等時(shí)，；時(shí)， ；時(shí)，此電路實(shí)現(xiàn)了一位數(shù)據(jù)的比較。寫出F對A，B的邏輯表達(dá)式，用與非門實(shí)現(xiàn)該邏輯電路。解：由波形圖直接寫出邏輯函數(shù)表達(dá)式：化簡并變換成最簡與非式。解：設(shè)A、B、C分別代表參加表決的邏輯變量，F(xiàn)為表決結(jié)果。ABCF00000010010001101000101111011111（2）寫出函數(shù)并化簡成與非式。違反這一操作規(guī)程，則報(bào)警電路發(fā)出報(bào)警信號。 用與非門實(shí)現(xiàn)四變量的多數(shù)表決器，當(dāng)四個(gè)變量中有多數(shù)變量為1時(shí)，輸出為1，否則為0。 ，用74LS138設(shè)計(jì)該譯碼器。解：根據(jù)全加器真值表可得邏輯圖如下： 在某項(xiàng)比賽中，有A，B，C三名裁判。設(shè)合格為1，不合格為0；A，B，C為輸入變量，F(xiàn)為輸出變量，得真值表。 試用74HC151實(shí)現(xiàn)邏輯函數(shù)：解：。 解：只需將8421碼加上0011即可?？ㄖZ圖法：卡諾圈相切，在D發(fā)生變化時(shí)有可能產(chǎn)生1型冒險(xiǎn)。 ，請問和端的波形圖是否正確？解：正確。解：。 ，請畫出相應(yīng)的和端波形。試畫出Q端的波形。畫出Q，端的波形。解：。 ，請畫出、端波形。已知初始Q＝0，試畫出Q端波形。 解：。 。已知初始狀態(tài)Q＝0，試畫出Q端的波形。解：。解：（1）列方程： （2）列狀態(tài)表： 0010010010011110（3）畫狀態(tài)圖：00—10—01—00(4) 結(jié)論：該電路為三進(jìn)制減法計(jì)數(shù)器。 ，列狀態(tài)表。解：（1）列方程： （2）列狀態(tài)表：0001011010011100 ，列狀態(tài)表。解：第n片觸發(fā)器輸出端Q與第n＋1片觸發(fā)器數(shù)據(jù)輸入端D相連接。解：。解： 將74LS190連成九進(jìn)制計(jì)數(shù)器。 試用74LS190按照同步擴(kuò)展方式實(shí)現(xiàn)88進(jìn)制的計(jì)數(shù)器。解：電路為CMOS積分型單穩(wěn)態(tài)觸發(fā)器。在GG2截止時(shí)，電容C通過電阻R和G1的導(dǎo)通管放電，則使uA逐漸上升。，各有何特點(diǎn)？解
公司管理相關(guān)推薦
鄂ICP備17016276號-1