【正文】 說(shuō)明其工作原理。工作原理：穩(wěn)態(tài)時(shí)，uI為高電平，GG2均導(dǎo)通，則uOuA、uO均為低電平。由于電容電壓不能突變，uA仍為低電平，所以G2截止，uO跳變到高電平。當(dāng)uA上升到UTH時(shí)，若uI仍為低電平，G2導(dǎo)通，uO變?yōu)榈碗娖?。這種電路要求觸發(fā)負(fù)脈沖的寬度應(yīng)大于輸出脈沖的寬度tw。不可重復(fù)觸發(fā)單穩(wěn)態(tài)觸發(fā)器在進(jìn)入暫穩(wěn)態(tài)期間，即使再次受到觸發(fā)脈沖的作用，也不會(huì)影響電路既定的暫穩(wěn)態(tài)過(guò)程，輸出的脈沖寬度僅由R、C參數(shù)確定；而可重復(fù)觸發(fā)單穩(wěn)態(tài)觸發(fā)器在進(jìn)入暫穩(wěn)態(tài)時(shí)，若再加入觸發(fā)脈沖，單穩(wěn)態(tài)觸發(fā)器將重新被觸發(fā)，暫穩(wěn)態(tài)將以最后一個(gè)脈沖觸發(fā)沿為起點(diǎn)，再延長(zhǎng)一個(gè)脈沖寬度，即tw時(shí)間后，電路才會(huì)回到穩(wěn)態(tài)，所以可重復(fù)觸發(fā)單穩(wěn)態(tài)觸發(fā)器的輸出脈寬可根據(jù)觸發(fā)脈沖輸入情況的不同而改變。解：電路是由施密特觸發(fā)器構(gòu)成的多諧振蕩器。而后輸出通過(guò)電阻對(duì)電容充電，當(dāng)輸入上升到施密特觸發(fā)器正向閾值電壓，施密特觸發(fā)器發(fā)生翻轉(zhuǎn)，輸出跳變?yōu)榈碗娖?，則電容又開始放電，輸入電壓下降，下降到負(fù)向閾值電壓時(shí)電路又發(fā)生翻轉(zhuǎn)，如此形成循環(huán)振蕩，從而構(gòu)成多諧振蕩器。電阻分壓器包括三個(gè)5kΩ電阻，對(duì)電源UCC分壓后，確定比較器CC2的參考電壓。 ，如要改變由555定時(shí)器組成的單穩(wěn)態(tài)觸發(fā)器的脈寬，可以采取哪些方法？若UCC=12V，R=10kΩ，C=，試求脈沖寬度tW=？解：可以改變R和C的值∵　∴ ，請(qǐng)分析其工作原理并求出占空比表達(dá)式。圖中，電源UCC通過(guò)RA、D1向電容C充電，充電時(shí)間為t1=，電容C通過(guò)RD2及555定時(shí)器中的放電晶體管T放電，放電時(shí)間t2=。若要不改變振蕩頻率而要改變脈沖寬度應(yīng)該怎么辦？解：振蕩周期T＝（R1+2R2）C= f==216KHZq==該電路只要改變RR2 、C中任何一個(gè)參數(shù)都能改變脈沖寬度。，并畫出電路圖。所以，最終揚(yáng)聲器會(huì)根據(jù)頻率發(fā)出間隙聲響，可以構(gòu)成一個(gè)模擬報(bào)警聲響發(fā)生器。解：該電路是由555集成定時(shí)器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器。當(dāng)手摸金屬片時(shí)，則相當(dāng)于在輸入端2腳加了一個(gè)低電平觸發(fā)脈沖，電位低于，使電路進(jìn)入暫穩(wěn)態(tài)，即輸出3變?yōu)楦唠娖剑l(fā)光二極管亮。該觸摸開關(guān)可用于夜間定時(shí)照明，定時(shí)時(shí)間可由RC參數(shù)調(diào)節(jié)。 ，有一細(xì)銅絲放在入侵者必經(jīng)之處，m、n兩端由此銅絲接通。（1）請(qǐng)說(shuō)明此時(shí)555定時(shí)器接成基本電路的名稱。解：（1）555定時(shí)器接成多諧振蕩器。但S合上，報(bào)警器開始工作。當(dāng)入侵者闖入會(huì)將m、n間銅絲碰斷，復(fù)位端4腳變?yōu)楦唠娖剑嘀C振蕩器開始工作，555定時(shí)器3腳輸出方波，揚(yáng)聲器將發(fā)出報(bào)警聲。解：D/A轉(zhuǎn)換就是把數(shù)字信號(hào)轉(zhuǎn)換成模擬信號(hào)，能實(shí)現(xiàn)D/A轉(zhuǎn)換的電路就是D/A轉(zhuǎn)換器，簡(jiǎn)稱DAC。即輸入輸出關(guān)系為：，式中K為轉(zhuǎn)換比例系數(shù)。（1）當(dāng)輸入為00000001時(shí)，輸出模擬電壓是多少？（2）當(dāng)輸入為11111111時(shí)，輸出模擬電壓是多少？（3）該轉(zhuǎn)換器的分辨率是多少？解：（1）（2）（3） ，RF=R。（2）當(dāng)輸入的數(shù)字量為80H時(shí)，對(duì)應(yīng)的模擬輸出電壓為3V，則參考電壓UREF的大小為多少？解：（1）當(dāng)輸入全為0時(shí)，輸出電壓最小。所以輸出電壓范圍為：0～UREF（2）（80）16=（10000000）2=（128）10∴ 倒T形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器的特點(diǎn)有哪些？解：倒T形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器主要有以下兩個(gè)特點(diǎn)：（1）電阻解碼網(wǎng)絡(luò)中只有R和2R兩種阻值的電阻，便于集成，精度較高。 某數(shù)字系統(tǒng)中有一個(gè)D/A轉(zhuǎn)換器，如果希望該系統(tǒng)D/％，請(qǐng)問(wèn)至少應(yīng)選擇多少位的D/A轉(zhuǎn)換器才能滿足要求?解：依題意，％，因此D/％，至少應(yīng)選8位的D/A轉(zhuǎn)換器。解：，可選用10位A/D轉(zhuǎn)換器。由DAC知：若n=8，所對(duì)應(yīng)的則輸出的數(shù)字量為11111010。 8位逐次逼近型A/D轉(zhuǎn)換裝置所用時(shí)鐘頻率為2MHz，則完成一次轉(zhuǎn)換所需時(shí)間是多少？應(yīng)選多大采樣頻率？為保證不失真輸出，輸入信號(hào)的頻率最高不應(yīng)超過(guò)多大？解：時(shí)鐘周期，完成一次轉(zhuǎn)換需要時(shí)間：，采樣周期，則采樣頻率即采樣頻率最高為220KHz。輸入信號(hào)的頻率最高不應(yīng)超過(guò)110kHz。完成一次轉(zhuǎn)換時(shí)間，所以時(shí)鐘頻率為kHz第8章習(xí)題及答案 試比較ROM、PROM、EPROM、E2PROM、Flash的異同點(diǎn)。PROM是在固定ROM的基礎(chǔ)上發(fā)展來(lái)的，內(nèi)部熔絲被熔斷后就不能恢復(fù)，只能編程一次。E2PROM的存儲(chǔ)結(jié)構(gòu)類似于EPROM，采用電擦除方式。 ROM和RAM的主要區(qū)別是什么？它們各使用于哪些場(chǎng)合？解：只讀存儲(chǔ)器ROM是一種只能讀出但不能寫入的存儲(chǔ)器。故ROM通常用來(lái)存放永久性的、不變的數(shù)據(jù)。 某型號(hào)RAM設(shè)置有12位地址線，8位并行數(shù)據(jù)輸入/輸出端，試問(wèn)它的存儲(chǔ)容量是多少？。 某臺(tái)計(jì)算機(jī)的內(nèi)存儲(chǔ)器設(shè)置有32位的地址線、16位并行數(shù)據(jù)輸入/輸出端，試計(jì)算它的最大存儲(chǔ)量是多少？解：存儲(chǔ)容量為23216≈109= G位 有一個(gè)容量為10248位的RAM，試問(wèn)它有多少個(gè)存儲(chǔ)單元？有多少根地址線？有多少根數(shù)據(jù)線？解：有8192個(gè)存儲(chǔ)單元，10根地址線，8根數(shù)據(jù)線。 試用八片10241位的RAM，擴(kuò)展成10248位的RAM，并畫出接線圖。 試用2568位的RAM擴(kuò)展成10248位的RAM，并畫出接線圖。 可編程邏輯器件有哪些種類？試說(shuō)明PLD器件設(shè)計(jì)數(shù)字系統(tǒng)的優(yōu)越性在哪里。按可編程情況分，低密度可編程邏輯器件分成可編程只讀存儲(chǔ)器（PROM）、可編程邏輯陣列（PLA）、可編程陣列邏輯（PAL）和通用陣列邏輯（GAL）4類。優(yōu)越性：PLD器件功能集成度高、開發(fā)效率高、系統(tǒng)工作速度快，具有可編程特性和靈活性，用它來(lái)設(shè)計(jì)一個(gè)系統(tǒng)的時(shí)間遠(yuǎn)遠(yuǎn)小于傳統(tǒng)設(shè)計(jì)所需的時(shí)間，功耗低，可靠性高。解：如下表所示：器件名與陣列或陣列輸出電路編程方式PROM固定可編程固定熔絲PLA可編程可編程固定熔絲PAL可編程固定固定熔絲GAL可編程固定可組態(tài)電可檫除PROM實(shí)現(xiàn)邏輯函數(shù)時(shí)利用率很低。PAL輸出電路結(jié)構(gòu)形式多，可借助編程器進(jìn)行現(xiàn)場(chǎng)編程。 ，試寫出所實(shí)現(xiàn)的邏輯函數(shù)表達(dá)式。試用PLA設(shè)計(jì)一個(gè)控制電路來(lái)驅(qū)動(dòng)這幾臺(tái)設(shè)備以節(jié)約能源，并畫出陣列圖。 簡(jiǎn)述典型CPLD與FPGA的主要異同。FPGA是可在現(xiàn)場(chǎng)進(jìn)行編程的門陣列產(chǎn)品，其編程一般采用在線配置技術(shù)。集成度更高通過(guò)修改具有固定內(nèi)連電路的邏輯功能來(lái)編程，無(wú)需外部存儲(chǔ)器。邏輯塊級(jí)編程，速度快門級(jí)編程，速度較慢連續(xù)式布線結(jié)構(gòu)，時(shí)序延遲可預(yù)測(cè)分段式布線結(jié)構(gòu)，結(jié)構(gòu)復(fù)雜，時(shí)序延遲不可預(yù)測(cè)功耗大，集成度越高越明顯。適合完成各種算法和組合邏輯電路，替代象地址譯碼器、特殊計(jì)數(shù)器等以前要用很多邏輯電路才能實(shí)現(xiàn)的功能。