數(shù)字電子技術(shù)基礎(chǔ)習(xí)題答案-文庫吧資料
2025-06-06 00:02本頁面
【正文】 制加法計(jì)數(shù)器。設(shè)各觸發(fā)器初始狀態(tài)為0。解：。將數(shù)碼1001右移串行輸入給寄存器共需要4個(gè)移位脈沖。解：第n片觸發(fā)器輸出端Q與第n＋1片觸發(fā)器數(shù)據(jù)輸入端D相連接。解：（1）列方程： （2）列狀態(tài)表： 0001011010101101 。解：（1）列方程： （2）列狀態(tài)表：0001011010011100 ，列狀態(tài)表。解：（1）列方程： （2）列狀態(tài)表：0001100110010010110010011101001100111110 ，列狀態(tài)表。 ，列狀態(tài)表。設(shè)各觸發(fā)器初始狀態(tài)為0。解：（1）列方程： （2）列狀態(tài)表： 0010010010011110（3）畫狀態(tài)圖：00—10—01—00(4) 結(jié)論：該電路為三進(jìn)制減法計(jì)數(shù)器。第5章習(xí)題及答案 。解：。 。已知初始狀態(tài)Q＝0，試畫出Q端的波形。 解：。 。已知初始Q＝0，試畫出Q端的波形。 解：。4．。已知初始Q＝0，試畫出Q端波形。解：。 ，請畫出、端波形。設(shè)觸發(fā)器的初始狀態(tài)為0。解：。 ，請畫出、端波形。畫出Q，端的波形。4．7 。試畫出Q端的波形。解：。 ，請畫出相應(yīng)的和端波形。設(shè)觸發(fā)器的初始狀態(tài)為0。解：。 ，請畫出最后一片異或門輸出端F波形。 ，請問和端的波形圖是否正確？解：正確。設(shè)觸發(fā)器的初始狀態(tài)為0?？ㄖZ圖法：卡諾圈相切，在D發(fā)生變化時(shí)有可能產(chǎn)生1型冒險(xiǎn)?？ㄖZ圖法：兩卡諾圈相交，無險(xiǎn)象。 解：只需將8421碼加上0011即可。解：。 試用74HC151實(shí)現(xiàn)邏輯函數(shù)：解：。（3）寫出F的表達(dá)式。設(shè)合格為1，不合格為0；A，B，C為輸入變量，F(xiàn)為輸出變量，得真值表。試用四選一數(shù)據(jù)選擇器設(shè)計(jì)此邏輯電路。解：根據(jù)全加器真值表可得邏輯圖如下： 在某項(xiàng)比賽中，有A，B，C三名裁判。依題意用兩片74 LS 。 ，用74LS138設(shè)計(jì)該譯碼器。（b）。 用與非門實(shí)現(xiàn)四變量的多數(shù)表決器，當(dāng)四個(gè)變量中有多數(shù)變量為1時(shí)，輸出為1，否則為0。 解：（1）設(shè)開關(guān)A、B、C的狀態(tài)接通為1，斷開為0；F為輸出，發(fā)報(bào)警信號(hào)為1，不發(fā)報(bào)警信號(hào)為0。違反這一操作規(guī)程，則報(bào)警電路發(fā)出報(bào)警信號(hào)。 某工廠有設(shè)備開關(guān)A、B、C。ABCF00000010010001101000101111011111（2）寫出函數(shù)并化簡成與非式。F=1表示通過，F(xiàn)=0表示被否決。解：設(shè)A、B、C分別代表參加表決的邏輯變量，F(xiàn)為表決結(jié)果。解：三變量的判奇電路真值表如表所示，ABCF00000011010101101001101011001111用異或門實(shí)現(xiàn)電路最簡單。解：由波形圖直接寫出邏輯函數(shù)表達(dá)式：化簡并變換成最簡與非式。 某組合邏輯電路的輸入A，B。寫出F對A，B的邏輯表達(dá)式，用與非門實(shí)現(xiàn)該邏輯電路。解：設(shè)溫度為A，煙霧為B，報(bào)警輸出為F，得真值表ABF001101010001寫出邏輯表達(dá)式并轉(zhuǎn)換成與非式： 。解：寫出邏輯表達(dá)式： 得真值表：當(dāng)相等時(shí)，；時(shí)， ；時(shí)，此電路實(shí)現(xiàn)了一位數(shù)據(jù)的比較。ABF001101010111 ，試分析該電路的邏輯功能。解：（1）； 實(shí)際上這是個(gè)邏輯或。（1）寫出該電路的邏輯函數(shù)表達(dá)式。ABCF00000010010001111000101111011111（3）由邏輯函數(shù)真值表可以看出，該電路具有多數(shù)表決的功能。第3章習(xí)題及答案 。（2）EN信號(hào)在同一時(shí)刻只能有一個(gè)為有效信號(hào)，不能同時(shí)有兩個(gè)或兩個(gè)以上有效，如果出現(xiàn)兩個(gè)或兩個(gè)以上有效，可能會(huì)造成數(shù)據(jù)傳輸錯(cuò)誤。解： （a），=A⊙B（b）EN=1，F(xiàn)為高阻態(tài)；， ，圖中n個(gè)三態(tài)門的輸出接到數(shù)據(jù)傳輸總線D上，A0、A…、An分別為各三態(tài)門的數(shù)據(jù)輸入端，EN0、EN…、ENn為片選端。實(shí)現(xiàn)了或非的關(guān)系即。解：當(dāng)A、B輸入均為0時(shí)，三極管T2A、T2B均將截止，T4也將截止，同時(shí)使T3和D飽和導(dǎo)通，輸出為高電平。（d）兩個(gè)漏極開路與非門，分別輸出1和0，由于其中一個(gè)門輸出為0，即輸出與地短接，兩個(gè)漏極開路與非門并聯(lián)，所以F4輸出為低電平。（b），輸出為低電平。40kW電阻接地時(shí)為邏輯高電平，因此有： ，確定電路輸出F1~F4的狀態(tài)。 寫出輸出F的表達(dá)式，確定電路輸出F1~F3的狀態(tài)。當(dāng)輸入端通過10KΩ的電阻接地時(shí)，由于MOS管導(dǎo)通時(shí)沒有柵源電流，僅管外接電阻遠(yuǎn)大于其內(nèi)阻，也會(huì)在外接電阻上產(chǎn)生壓降，所以此種輸入的接法也屬于邏輯0輸入。 試分析為什么CMOS與非門的輸入端在以下4種接法下都屬于邏輯0輸入：（1）輸入端接地；（2）；（3）；（4）輸入端通過10KΩ的電阻接地。（c）截止?fàn)顟B(tài)。解：（a）截止?fàn)顟B(tài)。該電路實(shí)現(xiàn)反相器功能。UDD=10V；當(dāng)=10V時(shí)，NMOS管導(dǎo)通、PMOS管截止，設(shè)NMOS管導(dǎo)通內(nèi)阻很
公司管理相關(guān)推薦
鄂ICP備17016276號(hào)-1