【正文】 在而且不變，不需要電流建立時(shí)間；同時(shí)，電阻網(wǎng)絡(luò)呈倒T形排列，各支路電流直接流入運(yùn)算放大器的輸入端，傳輸時(shí)間一致，因此，倒T形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器具有較高的轉(zhuǎn)換速度。 某數(shù)字系統(tǒng)中有一個(gè)D/A轉(zhuǎn)換器，如果希望該系統(tǒng)D/％，請問至少應(yīng)選擇多少位的D/A轉(zhuǎn)換器才能滿足要求?解：依題意，％，因此D/％，至少應(yīng)選8位的D/A轉(zhuǎn)換器。 ，現(xiàn)通過A/D轉(zhuǎn)換器將其轉(zhuǎn)換為數(shù)字信號，要求最小能分辨出5mV輸入信號的變化，試選擇所用A/D轉(zhuǎn)換器的位數(shù)。解：，可選用10位A/D轉(zhuǎn)換器。 已知輸入模擬電壓，參考電壓，如果選用8位逐次逼近型A/D轉(zhuǎn)換器，對應(yīng)的數(shù)字量輸出為多少？如果選用10位的逐次逼近型A/D轉(zhuǎn)換器，對應(yīng)的數(shù)字量輸出為多少？解：根據(jù)逐次逼近型A/D轉(zhuǎn)換器的工作過程知，是與內(nèi)部的DAC進(jìn)行比較，而DAC的輸入與最后的數(shù)字量輸出相關(guān)，因此，可以根據(jù)找與最接近的數(shù)字量來計(jì)算輸出。由DAC知：若n=8，所對應(yīng)的則輸出的數(shù)字量為11111010。若n=10，所對應(yīng)的則輸出的數(shù)字量為1111101001。 8位逐次逼近型A/D轉(zhuǎn)換裝置所用時(shí)鐘頻率為2MHz，則完成一次轉(zhuǎn)換所需時(shí)間是多少？應(yīng)選多大采樣頻率？為保證不失真輸出，輸入信號的頻率最高不應(yīng)超過多大？解：時(shí)鐘周期，完成一次轉(zhuǎn)換需要時(shí)間：，采樣周期，則采樣頻率即采樣頻率最高為220KHz。為保證不失真輸出，要有，得。輸入信號的頻率最高不應(yīng)超過110kHz。 已知8位A/D轉(zhuǎn)換器的最大輸出電壓為10V，請問可以實(shí)現(xiàn)正確轉(zhuǎn)換嗎？如果使用的是逐次逼近型轉(zhuǎn)換器，要求完成一次轉(zhuǎn)換的時(shí)間小于100μs，應(yīng)選用多大的時(shí)鐘頻率？解：最小量化單位，與需要轉(zhuǎn)換的輸入信號相差不是很大，所以會(huì)引起較大誤差，不合適，可以選用10位的A/D轉(zhuǎn)換器。完成一次轉(zhuǎn)換時(shí)間，所以時(shí)鐘頻率為kHz第8章習(xí)題及答案 試比較ROM、PROM、EPROM、E2PROM、Flash的異同點(diǎn)。解：ROM出廠時(shí)其內(nèi)部的信息就已經(jīng)固化了，它在使用時(shí)只能讀出，不能寫入，通常用來存放固定數(shù)據(jù)。PROM是在固定ROM的基礎(chǔ)上發(fā)展來的，內(nèi)部熔絲被熔斷后就不能恢復(fù)，只能編程一次。EPROM可實(shí)現(xiàn)多次編程，采用紫外線擦除方式。E2PROM的存儲(chǔ)結(jié)構(gòu)類似于EPROM，采用電擦除方式。Flash存儲(chǔ)結(jié)構(gòu)類似于EPROM，但采用單管疊柵結(jié)構(gòu)的存儲(chǔ)單元，集成度高，容量大，擦除快捷方便。 ROM和RAM的主要區(qū)別是什么？它們各使用于哪些場合？解：只讀存儲(chǔ)器ROM是一種只能讀出但不能寫入的存儲(chǔ)器。即使斷電，ROM中存放的數(shù)據(jù)也不會(huì)丟失。故ROM通常用來存放永久性的、不變的數(shù)據(jù)。隨機(jī)存取存儲(chǔ)器RAM是一種既可以讀又可以寫的存儲(chǔ)器，這種存儲(chǔ)器斷電后，數(shù)據(jù)將全部丟失，用于存放一些臨時(shí)性的數(shù)據(jù)或中間結(jié)果。 某型號RAM設(shè)置有12位地址線，8位并行數(shù)據(jù)輸入/輸出端，試問它的存儲(chǔ)容量是多少？。解：存儲(chǔ)容量為4K8位。 某臺(tái)計(jì)算機(jī)的內(nèi)存儲(chǔ)器設(shè)置有32位的地址線、16位并行數(shù)據(jù)輸入/輸出端，試計(jì)算它的最大存儲(chǔ)量是多少？解：存儲(chǔ)容量為23216≈109= G位 有一個(gè)容量為10248位的RAM，試問它有多少個(gè)存儲(chǔ)單元？有多少根地址線？有多少根數(shù)據(jù)線？解：有8192個(gè)存儲(chǔ)單元，10根地址線，8根數(shù)據(jù)線。 試用ROM實(shí)現(xiàn)組合邏輯函數(shù)，解：。 試用八片10241位的RAM，擴(kuò)展成10248位的RAM，并畫出接線圖。解：需要進(jìn)行位擴(kuò)展。 試用2568位的RAM擴(kuò)展成10248位的RAM，并畫出接線圖。解：需要四片RAM進(jìn)行字?jǐn)U展。 可編程邏輯器件有哪些種類？試說明PLD器件設(shè)計(jì)數(shù)字系統(tǒng)的優(yōu)越性在哪里。解：PLD按集成度分為低密度可編程邏輯器件和高密度可編程邏輯器件。按可編程情況分，低密度可編程邏輯器件分成可編程只讀存儲(chǔ)器（PROM）、可編程邏輯陣列（PLA）、可編程陣列邏輯（PAL）和通用陣列邏輯（GAL）4類。高密度復(fù)雜可編程邏輯器件分為現(xiàn)場可編程門陣列（FPGA）和復(fù)雜可編程邏輯部件（CPLD）。優(yōu)越性：PLD器件功能集成度高、開發(fā)效率高、系統(tǒng)工作速度快，具有可編程特性和靈活性，用它來設(shè)計(jì)一個(gè)系統(tǒng)的時(shí)間遠(yuǎn)遠(yuǎn)小于傳統(tǒng)設(shè)計(jì)所需的時(shí)間，功耗低，可靠性高。 簡述低密度可編程邏輯器件的結(jié)構(gòu)與特點(diǎn)。解：如下表所示：器件名與陣列或陣列輸出電路編程方式PROM固定可編程固定熔絲PLA可編程可編程固定熔絲PAL可編程固定固定熔絲GAL可編程固定可組態(tài)電可檫除PROM實(shí)現(xiàn)邏輯函數(shù)時(shí)利用率很低。PLA可以實(shí)現(xiàn)邏輯函數(shù)的最簡與或表達(dá)式，利用率比PROM高。PAL輸出電路結(jié)構(gòu)形式多，可借助編程器進(jìn)行現(xiàn)場編程。GAL輸出電路采用邏輯宏單元結(jié)構(gòu)，用戶可根據(jù)需要自行組態(tài)，功能強(qiáng)，使用更靈活。 ，試寫出所實(shí)現(xiàn)的邏輯函數(shù)表達(dá)式。解：；；； 現(xiàn)場有功率為10KW的設(shè)備兩臺(tái)A和B，功率為5KW的設(shè)備兩臺(tái)C和D，均由YY2兩臺(tái)發(fā)電機(jī)組供電，已知Y1的功率為15KW，Y2的功率為20KW。試用PLA設(shè)計(jì)一個(gè)控制電路來驅(qū)動(dòng)這幾臺(tái)設(shè)備以節(jié)約能源，并畫出陣列圖。解：依題意得真值表如下：ABCDY1Y2000000000110001010001110010010010110011010011101100010100110101010101101110001110111111011111111化簡后得。 簡述典型CPLD與FPGA的主要異同。解：CPLD沿用了GAL的陣列結(jié)構(gòu)，其編程一般采用在系統(tǒng)編程技術(shù)。FPGA是可在現(xiàn)場進(jìn)行編程的門陣列產(chǎn)品，其編程一般采用在線配置技術(shù)。具體特點(diǎn)比較如下表所示：CPLDFPGA集成度高。集成度更高通過修改具有固定內(nèi)連電路的邏輯功能來編程，無需外部存儲(chǔ)器。通過改變內(nèi)部連線的布線來編程，需要外部存儲(chǔ)器。邏輯塊級編程，速度快門級編程，速度較慢連續(xù)式布線結(jié)構(gòu)，時(shí)序延遲可預(yù)測分段式布線結(jié)構(gòu)，結(jié)構(gòu)復(fù)雜，時(shí)序延遲不可預(yù)測功耗大，集成度越高越明顯。功耗較低。適合完成各種算法和組合邏輯電路，替代象地址譯碼器、特殊計(jì)數(shù)器等以前要用很多邏輯電路才能實(shí)現(xiàn)的功能。適合于完成時(shí)序邏輯電路，如高速相關(guān)運(yùn)算、高速FFT運(yùn)算、做ASIC的先期驗(yàn)證等。