【正文】 進(jìn)制計數(shù)器也稱為（ ）位二進(jìn)制計數(shù)器。3．1位二進(jìn)制計數(shù)器的電路為（ ）。4．使用4個觸發(fā)器進(jìn)行級聯(lián)而構(gòu)成二進(jìn)制計數(shù)器時，可以對從0到（ ）的二進(jìn)制數(shù)進(jìn)行計數(shù)。5．如題5圖中，（ ）為4進(jìn)制加法計數(shù)器；（ ）為4進(jìn)制減法計數(shù)器。Q0Q1CP111JC1 FF01K1JC1 FF11K題5圖（a）Q0Q1CP111JC1 FF01K1JC1 FF11K題5圖（b）6．一個模7的計數(shù)器有（ ）個計數(shù)狀態(tài)，它所需要的最小觸發(fā)器個數(shù)為（ ）。7．計數(shù)器的模是（ ）。（a）觸發(fā)器的個數(shù)（b）計數(shù)狀態(tài)的最大可能個數(shù)（b）實際計數(shù)狀態(tài)的個數(shù)8．4位二進(jìn)制計數(shù)器的最大模是（ ）。（a）16 （b）32 （c）4 （d）89．模13計數(shù)器的開始計數(shù)狀態(tài)為0000，則它的最后計數(shù)狀態(tài)是（ ）。1．62．n3．觸發(fā)器4．155．（a），（b）6．7，37．（c）8．（a）9．1100自測練習(xí)（）1．與異步計數(shù)器不同，同步計數(shù)器中的所有觸發(fā)器在（ ）（相同，不同）時鐘脈沖的作用下同時翻轉(zhuǎn)。2．在考慮觸發(fā)器傳輸延遲的情況下，同步計數(shù)器中各Q輸出端相對于時鐘脈沖的延遲時間（ ）（相同，不同）。3．在考慮觸發(fā)器傳輸延遲的情況下，異步計數(shù)器中各Q輸出端相對于時鐘脈沖的延遲時間（ ）（相同，不同）。4．采用邊沿JK觸發(fā)器構(gòu)成同步22進(jìn)制加法計數(shù)器的電路為（ ）。5．采用邊沿JK觸發(fā)器構(gòu)成同步22進(jìn)制減法計數(shù)器的電路為（ ）。6．采用邊沿JK觸發(fā)器構(gòu)成同步2n進(jìn)制加法計數(shù)器，需要（ ）個觸發(fā)器，第一個觸發(fā)器FF0的輸入信號為（ ），最后一個觸發(fā)器FF(n1) 的輸入信號為（ ）。7．采用邊沿JK觸發(fā)器構(gòu)成同步3進(jìn)制加法計數(shù)器的電路為（ ）。8．23進(jìn)制加法計數(shù)器的最大二進(jìn)制計數(shù)是（ ）。9．參看圖621所示計數(shù)器，觸發(fā)器FF2為（ ）（最高位，最低位）觸發(fā)器，第2個時鐘脈沖后的二進(jìn)制計數(shù)是（ ）。10．參看圖623所示計數(shù)器，其計數(shù)范圍為（ ），它的各輸出波形為（ ）。2 相同3 相同4 不相同Q0Q1CP111JC1 FF01K1JC1 FF11K4．5．Q0Q1CP111JC1 FF01K1JC1 FF11K6．n，J=K=1，J＝K＝Q0Q1Q2Qn27．1 C1CP1Q1Q0FF0FF11J1K1J1K C18．1119．最高位，01010．000－100，輸出波形略。自測練習(xí)（）1．74LS161是（ ）（同步，異步）（ ）（二，十六）進(jìn)制加計數(shù)器。2．74LS161的清零端是（ ）（高電平，低電平）有效，是（ ）（同步，異步）清零。3．74LS161的置數(shù)端是（ ）（高電平，低電平）有效，是（ ）（同步，異步）置數(shù)。4．異步清零時與時鐘脈沖（ ）（有關(guān)，無關(guān)）；同步置數(shù)時與時鐘脈沖（ ）（有關(guān)，無關(guān)）。5．74LS161的進(jìn)位信號RCO為一個（ ）（正，負(fù)）脈沖；在（ ）條件下產(chǎn)生進(jìn)位信號。6．在（ ）條件下，74LS161的輸出狀態(tài)保持不變。（a）CLR=1 （b）LD=1 （c）ET=0 EP=0 （d）ETEP=07．74LS161進(jìn)行正常計數(shù)時，每來一個時鐘脈沖（ ）（上升沿，下降沿），輸出狀態(tài)加計數(shù)一次。8．74LS161進(jìn)行正常計數(shù)時，相對于時鐘脈沖而言，其輸出Q0是（ ）分頻輸出，Q1是（ ）分頻輸出，Q2是（ ）分頻輸出，輸出Q3是（ ）分頻輸出，進(jìn)位信號RCO是（ ）分頻輸出。9．74LS192是（ ）（同步，異步）（ ）（二，十）進(jìn)制可逆計數(shù)器。10．74LS192的清零端是（ ）（高電平，低電平）有效，是（ ）（同步，異步）清零。11．當(dāng)74LS192連接成加法計數(shù)器時，CPD、CPU 的接法是（ ）。（a）CPU＝1 CPD=1 （b）CPU＝1 CPD=CP（c）CPU＝CP CPD=1 （d）CPU＝CP CPD=012．對于74LS93，將計數(shù)脈沖從CPA輸入，QA連接到CPB時，（ ）（QA，QD，QC，QB）是最高位；（ ）（QA，QD，QC，QB）是最低位。13．對于74LS90，將計數(shù)脈沖從CPA輸入，QA連接到CPB時，構(gòu)成（ ）（8421BCD碼，5421BCD碼）十進(jìn)制加計數(shù)器。這時，（ ）（QA，QD，QC，QB）是最高位；（ ）（QA，QD，QC，QB）是最低位。14．對于74LS90，將計數(shù)脈沖從CPB輸入，QD連接到CPA時，構(gòu)成（ ）（8421BCD碼，5421BCD碼）十進(jìn)制加計數(shù)器。這時，（ ）（QA，QD，QC，QB）是最高位；（ ）（QA，QD，QC，QB）是最低位。15．74LS90構(gòu)成8421BCD碼的十進(jìn)制加計數(shù)器時，（ ）可作為進(jìn)位信號；它構(gòu)成5421BCD碼的十進(jìn)制加計數(shù)器時，（ ）可作為進(jìn)位信號。16．74LS90的異步清零輸入端R0(1)、R0(2)是（ ）（高電平，低電平）有效。17．74LS90的異步置9輸入端S9(1)、S9(2) 是（ ）（高電平，低電平）有效。18．74LS90進(jìn)行正常計數(shù)時，每來一個時鐘脈沖（ ）（上升沿，下降沿），輸出狀態(tài)加計數(shù)一次。19．74LS90進(jìn)行8421BCD碼加計數(shù)時，相對于時鐘脈沖而言，其輸出QA是（ ）分頻輸出，QB是（ ）分頻輸出，QC是（ ）分頻輸出，輸出QD是（ ）分頻輸出。20．采用兩片74LS161，按照異步方式構(gòu)成多進(jìn)制計數(shù)器時，如果將低位片的進(jìn)位信號RCO直接連接到高位片的時鐘脈沖輸入端，這樣構(gòu)成的是（ ）進(jìn)制計數(shù)器。21．兩片74LS161構(gòu)成的計數(shù)器的最大模是（ ），如果它的某計數(shù)狀態(tài)為56，其對應(yīng)的代碼為（ ）。22．兩片74LS90構(gòu)成的計數(shù)器的最大模是（ ），如果它的某計數(shù)狀態(tài)為56，其對應(yīng)的代碼為（ ）。23．在數(shù)字鐘電路中，24進(jìn)制計數(shù)器（ ）（可以，不可以）由4進(jìn)制和6進(jìn)制計數(shù)器串接構(gòu)成。24．在數(shù)字鐘電路中，60進(jìn)制計數(shù)器（ ）（可以，不可以）由6進(jìn)制和10進(jìn)制計數(shù)器串接構(gòu)成。1．同步，二或者十六均對。2．低電平，異步3．低電平，同步4．無關(guān)，有關(guān)5．正，輸出端均為16．（a）、(b)、(d)7．上升沿8．2，4，8，169．同步，十進(jìn)制10．高電平，異步11．(c)12． QD，QA13．8421BCD碼，QD，QA14．5421BCD碼。QA，QB15．QD，QA16．高電平17．高電平18．下降沿19．2，5，10，1020．256，但計數(shù)狀態(tài)順序發(fā)生了變化。21．256，0011100022．100，0101011023．不可以24．可以習(xí)題 ，那么它在每個時鐘脈沖之后的狀態(tài)是什么？串行數(shù)據(jù)輸入 SRG12CPD C1串行數(shù)據(jù)輸出串行數(shù)據(jù)輸入CP123491011125678 試用3片74LS194構(gòu)成12位雙向移位寄存器。 試用負(fù)邊沿D觸發(fā)器構(gòu)成異步8進(jìn)制加法計數(shù)器電路，并畫出其輸出波形。 試用負(fù)邊沿JK觸發(fā)器構(gòu)成異步16進(jìn)制減法計數(shù)器電路，并畫出其輸出波形。 試用正邊沿D觸發(fā)器構(gòu)成異步5進(jìn)制加法計數(shù)器電路，并畫出其輸出波形。 試用負(fù)邊沿JK觸發(fā)器構(gòu)成同步16進(jìn)制加法計數(shù)器電路，并畫出其輸出波形。 試用負(fù)邊沿JK觸發(fā)器構(gòu)成同步6進(jìn)制加法計數(shù)器電路，并畫出其輸出波形。 采用反饋清零法，利用74LS161構(gòu)成同步10進(jìn)制加法計數(shù)器，并畫出其輸出波形。 采用反饋置數(shù)法，利用74LS161構(gòu)成同步加法計數(shù)器，其計數(shù)狀態(tài)為1001～1111。，利用74LS192構(gòu)成同步8進(jìn)制加法計數(shù)器。，利用74LS192構(gòu)成同步減法計數(shù)器，其計數(shù)狀態(tài)為0001～1000。 ，畫出它的狀態(tài)轉(zhuǎn)換圖，并說明它是幾進(jìn)制計數(shù)器。，畫出它的狀態(tài)轉(zhuǎn)換圖，并說明它是幾進(jìn)制計數(shù)器。1 1 0ET Q3 Q2 Q1 Q0EP D3 D2 D1 D074LS161CPLDRCOCLR11計數(shù)脈沖111 0 0 1ET Q3 Q2 Q1 Q0EP D3 D2 D1 D074LS161CPLDRCOCLR11計數(shù)脈沖1，利用74LS93構(gòu)成異步10進(jìn)制加法計數(shù)器，并畫出其輸出波形。，利用74LS90按8421BCD碼構(gòu)成9進(jìn)制加法計數(shù)器，并畫出其輸出波形。，利用74LS90按8421BCD碼構(gòu)成9進(jìn)制加法計數(shù)器，并畫出其輸出波形。，并畫出其輸出波形。畫出它的狀態(tài)轉(zhuǎn)換圖，并說明它是幾進(jìn)制計數(shù)器。，要求采用兩種不同的方法。，并比較它與上題中的24進(jìn)制加法計數(shù)器之間輸出狀態(tài)的差別。畫出它的狀態(tài)轉(zhuǎn)換圖，并說明它是幾進(jìn)制計數(shù)器。 。畫出它的狀態(tài)轉(zhuǎn)換圖，說明它是幾進(jìn)制計數(shù)器。，兩者有何不同？，（1）數(shù)據(jù)輸出端（Q端）由高位到低位依次排列的順序如何？（2）畫出狀態(tài)轉(zhuǎn)換圖，分析該電路構(gòu)成幾進(jìn)制計數(shù)器。（3）該電路輸出一組何種權(quán)的BCD碼？（4）若將該計數(shù)器的輸出端按QHQGQFQE 的順序接到8421BCD碼的譯碼顯示電路中，在CP作用下依次顯示的十進(jìn)制數(shù)是多少？ QE QF QG QHCPB 74LS90 R0(1) R0(2) S9(1) S9(2) CPA計數(shù)脈沖CP解答 它在每個時鐘脈沖之后的狀態(tài)是：010100111100，00010011110，000101001111，000010100111，100001010011，110000101001，111000010100，011100001010，001110000101，000111000010，100011100001，110001110000Q8 Q9 Q10 Q1174LS194D8 D9 D10 D11左移串行輸入SRSLSQ0Q1S0D3D2D1D0Q2Q3RD1DDCPQ0 Q1 Q2 Q3Q4 Q5 Q6 Q7右移串行輸入SRSLSQ0Q1S0D3D2D1D0Q2Q3RD1DDCPSRSLSQ0Q1S0D3D2D1D0Q2Q3RD1DDCP清零CPS1S0D0 D1 D2 D3D4 D5 D6 D774LS19474LS194 C11DQ2CP C11DQ1Q0 C11DFF0FF1Q0Q1CP111JC1 FF01K1JC1 FF11KQ2Q3111JC1 FF21K1JC1 FF31K 采用反饋清零法實現(xiàn)：需要3個觸發(fā)器，可在3位二進(jìn)制加法計數(shù)器的基礎(chǔ)上實現(xiàn)它。Q2Q1Q000再循環(huán)正常的下一個狀態(tài)0001?????????100101110111負(fù)邊沿D觸發(fā)器構(gòu)成的異步五進(jìn)制加法計數(shù)器如下： FF2 C11DQ0Q1CPSDRD C11DSDRD C11DFF0FF1amp。SDRDQ2若采用正邊沿D觸發(fā)器，只需將上圖中各觸發(fā)器改為正邊沿D觸發(fā)器，且FFFF2的CP分別接到FF0 、FF1的輸出端即可。 C1FF3FF21J1K C1CP1FF0FF11J1K1J1K C1amp。Q2Q1Q01J1Kamp。采用3個JK觸發(fā)器構(gòu)成該計數(shù)