數(shù)字電子技術(shù)基礎(chǔ)習題答案-資料下載頁
2025-08-06 01:41本頁面
【正文】 找表(LUT)技術(shù)和SRAM工藝的。② 延遲可預(yù)測能力。CPLD的布線結(jié)構(gòu)決定了它的時序延遲是均勻的和可預(yù)測的；FPGA的布線結(jié)構(gòu)導(dǎo)致了傳輸延遲是不相等的、不可預(yù)測的，這會給設(shè)計工作帶來麻煩，也限制了器件的工作速度。③ 適合場所。雖然CPLD和FPGA的集成度都可達到數(shù)十萬門，但相比較而言，CPLD更適合于完成各類算法和組合邏輯；而FPGA則更適合于完成時序較多的邏輯電路。換句話說，F(xiàn)PGA更適合于觸發(fā)器豐富的結(jié)構(gòu)，而CPLD更適合于觸發(fā)器有限而乘積項豐富的結(jié)構(gòu)。④ CPLD比FPGA使用起來更方便。CPLD的編程采用E2PROM或Flash技術(shù)，無需外部存儲器芯片，使用簡單；而FPGA的編程信息需存放在外部存儲器上，使用方法復(fù)雜，且FPGA的編程數(shù)據(jù)存放在EPROM中，讀出并送到FPGA的SRAM中，不利于保密?；赟RAM編程的FPGA在系統(tǒng)斷電時編程信息會隨之丟失，因此每次開始工作時都要重新裝載編程數(shù)據(jù)。⑤ 在編程上，F(xiàn)PGA比CPLD具有更大的靈活性。CPLD通過修改具有固定內(nèi)連電路的邏輯功能來編程；FPGA主要通過改變內(nèi)部連線的布線來編程。FPGA在邏輯門下編程；而CPLD在邏輯塊下編程。⑥ 一般情況下，CPLD的功耗要比FPGA的大，且集成度越高越明顯。習 題 解：可編程邏輯器件的發(fā)展經(jīng)歷了以下過程：PROM→PLA→PAL→GAL→CPLD→FPGA。第7章講述的PROM就是一種PLD器件，PROM之后產(chǎn)生了可編程邏輯陣列(PLA, Programmable Logic Array)、可編程陣列邏輯(PAL, Programmable Array Logic)、通用陣列邏輯(GAL, Generic Array Logic)、復(fù)雜可編程邏輯器件(CPLD, Complex Programmable Logic Device)和現(xiàn)場可編程門陣列(FPGA, Field Programmable Gate Array)等幾種類型。 解： 解：在結(jié)構(gòu)上，它包括宏單元(Macrocell)、邏輯陣列塊(LAB, Logic Array Block)、擴展乘積項(EPT, Expender Product Term)、可編程連線陣列(PIA, Programmable Interconnect Array)和I/O控制塊(I/O Control Block)等幾部分。宏單元是CPLD的基本結(jié)構(gòu)，由它來實現(xiàn)基本的邏輯功能。每個LAB中包含16個宏單元，其中每個宏單元有一個可編程的與陣列、一個固定的或陣列以及一個可編程的寄存器。各邏輯陣列塊LAB之間通過可編程連線陣列PIA連接進行信號傳遞。I/O控制塊負責輸入、輸出的電氣特性控制，比如可以設(shè)定集電極開路輸出、三態(tài)輸出等。 解：FLEX 10K系列在結(jié)構(gòu)上包括嵌入式陣列塊(EAB, Embedded Array Block)、邏輯陣列塊(LAB)、快速通道(Fast Track)互連和輸入/輸出單元(IOE, InOut Element)四部分。EAB是一種輸入、輸出端帶有寄存器的非常靈活的RAM，它既可以作為存儲器使用，也可以用來實現(xiàn)邏輯功能。EAB用來實現(xiàn)邏輯功能時，每個EAB可相當于大約100～300個等效門，能方便地構(gòu)成乘法器、加法器、糾錯電路等模塊，并由這些功能模塊可以進一步構(gòu)成諸如數(shù)字濾波器、微控制器等系統(tǒng)。邏輯功能通過配置時，編程EAB為只讀模型，生成一個大的查找表LUT來實現(xiàn)。在這個LUT中，組合功能是通過查找表而不是通過運算來完成的，其速度比用常規(guī)邏輯運算實現(xiàn)時更快，且這一優(yōu)勢因EAB的快速訪問而得到了進一步加強。 解：FLEX 10K系列器件中哪個是易失性的。第9章自測題 判斷題1. √ 2. 3. √ 4. √ 5. √ 6. √ 7. 8. √ 9. √ 10√ 選擇題1．C D 2．B 3．C 4．A 5．D 6．B 7．B 8．A 填空題1．采樣 保持 量化 編碼 2．轉(zhuǎn)換精度 轉(zhuǎn)換時間（轉(zhuǎn)換率）習題 解：最小模擬輸出電壓，分辨率。：11位。：9位。：。：。：，輸出波形略。：采樣 保持 量化 編碼，采樣信號的最低頻率10kHz。：。：(1)0110111010 (2)。： 和極性相同，即和極性相反，且滿足。如果，不能完成模數(shù)轉(zhuǎn)換，因為反向積分過程中計數(shù)器將產(chǎn)生溢出，產(chǎn)生錯誤結(jié)果。：(1)應(yīng)選擇10位的A/D轉(zhuǎn)換器24
高考資料相關(guān)推薦
鄂ICP備17016276號-1