cpld第0章概述(編輯修改稿)
2025-01-16 01:00 本頁面
【文章內容簡介】 進制計數(shù)器的主要邏輯元、器件。21數(shù)字系統(tǒng)設計與數(shù)字系統(tǒng)設計與 CPLD應用應用第二步 ：進行電路設計。 假設六進制計數(shù)器采用約翰遜計數(shù)器。 3個觸發(fā)器連接應該產(chǎn)生 8種狀態(tài)，現(xiàn)在只使用 6個狀態(tài)，將其中的 010和 101兩種狀態(tài)禁止掉。 這樣，六進制計數(shù)器的狀態(tài)轉移圖如圖 0— 2所示。 圖 0－ 2 六進制計數(shù)器狀態(tài)轉移圖 22數(shù)字系統(tǒng)設計與數(shù)字系統(tǒng)設計與 CPLD應用應用表 0— 1 觸發(fā)器狀態(tài)變化表 觸發(fā)器狀態(tài)計數(shù)脈沖Q2 Q1 Q0前一狀態(tài)當前狀態(tài)前一狀態(tài)當前狀態(tài)前一狀態(tài)當前狀態(tài)1 0 0 0 0 0 12 0 0 0 1 1 13 0 1 1 1 1 14 1 1 1 1 1 05 1 1 1 0 0 06 1 0 0 0 0 0 第三步 : 根據(jù)狀態(tài)轉移圖列出狀態(tài)變化表23數(shù)字系統(tǒng)設計與數(shù)字系統(tǒng)設計與 CPLD應用應用第四步 :由狀態(tài)轉移表得下列方程： 假設這里 Q Q1分別用兩個 D觸發(fā)器， Q0用 JK觸發(fā)器。24數(shù)字系統(tǒng)設計與數(shù)字系統(tǒng)設計與 CPLD應用應用表 0— 2 Q Q1輸出和 Q0的 J、 K輸入關系表觸發(fā)器狀態(tài)計數(shù)脈沖Q2Q1 Q1 Q0前一狀態(tài)前一狀態(tài)J K 前一狀態(tài)當前狀態(tài)1 0 0 1 0 0 12 0 0 1 0 1 13 0 1 0 0 1 14 1 1 0 1 1 05 1 1 0 1 0 06 1 0 0 0 0 025數(shù)字系統(tǒng)設計與數(shù)字系統(tǒng)設計與 CPLD應用應用第五步 : 由狀態(tài)方程選通用器件畫電路圖表 0— 3 六進制約翰遜計數(shù)器原理圖26數(shù)字系統(tǒng)設計與數(shù)字系統(tǒng)設計與 CPLD應用應用2. 采用通用的邏輯元器件 在傳統(tǒng)的硬件電路設計中，設計者總是根據(jù)系統(tǒng)的具體需要，選擇市場上能買到的通用的 SSI、 MSI（如74系列、 CC4000系列等），來構成所要求的邏輯電路，從而完成系統(tǒng)的硬件設計。 盡管隨著微處理器的出現(xiàn)，在由微處理器及其相應硬件構成的系統(tǒng)中，許多系統(tǒng)的硬件功能可以用軟件功能來實現(xiàn)，從而在較大程度上簡化了系統(tǒng)硬件電路的設計，但是，選擇通用的 SSI、 MSI來構成系統(tǒng)硬件電路的方法并未改變。27數(shù)字系統(tǒng)設計與數(shù)字系統(tǒng)設計與 CPLD應用應用3. 在系統(tǒng)硬件設計的后期進行仿真和調試 在傳統(tǒng)的系統(tǒng)硬件設計方法中，仿真和調試通常只能在后期，即完成系統(tǒng)硬件設計以后，才能進行。因為進行仿真和調試的儀器一般為 系統(tǒng)仿真器 、 邏輯分析儀和 示波器 等，因此只有在硬件系統(tǒng)已經(jīng)構成以后才能使用。 系統(tǒng)設計時存在的問題只有在后期才能較容易發(fā)現(xiàn)。這樣，傳統(tǒng)的硬件設計方法對系統(tǒng)設計人員有較高的要求。一旦考慮不周，系統(tǒng)設計存在較大缺陷，那么就有可能要重新設計系統(tǒng)，使得設計周期也大大增加。28數(shù)字系統(tǒng)設計與數(shù)字系統(tǒng)設計與 CPLD應用應用4. 主要設計文件是電路原理圖 在用傳統(tǒng)的硬件設計方法對系統(tǒng)進行設計并調試完畢后，所形成的硬件設計文件，主要是由若干張電原理圖構成的文件。在電原理圖中詳細標注了各邏輯元、器件的名稱和互相間的信號連接關系。該文件是用戶使用和維護系統(tǒng)的依據(jù)。 對于小系統(tǒng)，這種電原理圖只要幾十張至幾百張就行了。但是，如果系統(tǒng)比較大，硬件比較復雜，那么這種電原理圖可能要有幾千張、幾萬張，甚至幾十萬張。如此多的電原理圖給歸檔、閱讀、修改和使用都帶來了許多麻煩。29數(shù)字系統(tǒng)設計與數(shù)字系統(tǒng)設計與 CPLD應用應用 利用硬件描述語言 (HDL)的硬件電路設計方法 所謂硬件描述語言 (HDLHardware Description Language)，就是可以描述硬件電路的功能、信號連接關系及定時關系的語言。它可以比電原理圖更有效地表示硬件電路的特性。 目前 ASIC(Application Specific Integrated Circuit)芯片研制和生產(chǎn)廠家相繼開發(fā)了用于各自目的的硬件描述語
電大資料相關推薦
鄂ICP備17016276號-1