cpld概述(編輯修改稿)
2025-01-16 01:00 本頁面
【文章內(nèi)容簡介】 ray Logic ) 可編程陣列邏輯 ▲ PLA (Programmable Logic Array ) 可編程邏輯陣列 ▲ GAL(General Array Logic) 通用陣列邏輯。179。 PAL/PLA/GAL器件的集成度一般都不超過 1000門，故被稱為 簡單可編程邏輯器件 SPLD(Simple Programmab1e Logic Device)。SIEE of CUMT通用 可編程邏輯器件179。PLA因電路復(fù)雜、編程設(shè)計(jì)較困難，發(fā)展緩慢，很少應(yīng)用。179。GAL是在 PAL的基礎(chǔ)上改進(jìn)設(shè)計(jì)后問世，至今仍得到廣泛應(yīng)用。179。這些早期的 SPLD器件的一個(gè) 共同特點(diǎn) 是可以實(shí)現(xiàn)速度特性良好的數(shù)字邏輯功能，是取代 74系列邏輯器件的通用數(shù)字芯片。但其相對(duì)簡單的電路結(jié)構(gòu)也使它們只適合完成不是太復(fù)雜的數(shù)字邏輯功能。SIEE of CUMT為何出現(xiàn) PLD的呢？SIEE of CUMT傳統(tǒng)的數(shù)字電路設(shè)計(jì)方法179。 邏輯（布爾）代數(shù)是數(shù)字電路理論基礎(chǔ)179。 數(shù)字電路設(shè)計(jì)的基本方法178。 組合電路設(shè)計(jì)問題 ?邏輯關(guān)系 ?真值表 ?化簡 (卡諾圖 )?邏輯 圖178。 時(shí)序電路設(shè)計(jì) 列出原始狀態(tài)轉(zhuǎn)移圖和表 ?狀態(tài)優(yōu)化 ?狀態(tài)分配 ?觸發(fā)器選型 ?求解方程式 ?邏輯圖SIEE of CUMT設(shè)計(jì)方法的局限179?？ㄖZ圖只適用于輸入比較少的函數(shù)的化簡。179。采用 “ 搭積木 ” 的方法進(jìn)行設(shè)計(jì)。必須熟悉各種中小規(guī)模芯片的使用方法，從中挑選最合適的器件，缺乏靈活性。179。設(shè)計(jì)系統(tǒng)所需要的芯片種類多，且數(shù)量很大。SIEE of CUMT傳統(tǒng)的數(shù)字電路器件179。 使用中、小規(guī)模器件設(shè)計(jì)電路（ 7 54系列與 CD4000、CD4500系列）進(jìn)行邏輯電路設(shè)計(jì)。216。 各種門電路（ 74LS02/04/06）216。 觸發(fā)器（ 74LS74）216。 編碼器（ 74LS148）216。 譯碼器（ 74LS154）216。 比較器（ 74LS85）216。 計(jì)數(shù)器（ 74LS193）216。 移位寄存器（ 74LS194）216。 ………SIEE of CUMT中小規(guī)模器件的局限PLD器件與設(shè)計(jì)技術(shù)的出現(xiàn)改變了這一切！179。 電路板面積很大，芯片數(shù)量很多，功耗很大，可靠性低－ → 應(yīng)提高芯片的集成度 。179。 設(shè)計(jì)比較困難－ → 將手工設(shè)計(jì)方法提升為計(jì)算機(jī)輔助設(shè)計(jì)方法 （使用 EDA設(shè)計(jì)工具）。179。 電路存儲(chǔ)、修改都麻煩－ → 使用 EDA設(shè)計(jì)工具 。SIEE of CUMTPLD出現(xiàn)的背景179。 電路集成度不斷提高 SSI ? MSI ? LSI ? VLSI179。 計(jì)算機(jī)技術(shù)的發(fā)展使 EDA技術(shù)得到廣泛應(yīng)用179。 設(shè)計(jì)方法的發(fā)展 自下而上 ? 自上而下179。 用戶需要設(shè)計(jì)自己需要的專用電路與器件216。 專用集成電路（ ASIC）開發(fā)周期長，投入大，風(fēng)險(xiǎn)大。216。 可編程器件 (PLD)：開發(fā)周期短，投入小，風(fēng)險(xiǎn)小。SIEE of CUMTPLD器件的優(yōu)點(diǎn)179。 PLD集成度高，可以替代多至幾千塊通用 IC芯片178。 極大減小電路的面積，降低功耗，提高可靠性179。 CAD技術(shù)的發(fā)展提供了完善先進(jìn)的 EDA開發(fā)工具178。 提供語言、圖形、波形等設(shè)計(jì)方法，靈活、方便178。 通過仿真工具來驗(yàn)證設(shè)計(jì)的正確性，提高設(shè)計(jì)的成功率。179。 可以反復(fù)地擦除、編程配置，方便進(jìn)行設(shè)計(jì)修改和升級(jí)。179。 靈活地定義管腳功能，簡化應(yīng)用。179。 減輕設(shè)計(jì)工作量，縮短系統(tǒng)開發(fā)時(shí)間。179。 保密性好。SIEE of CUMT一個(gè) PLD芯片： GAL16V8SIEE of CUMT復(fù)雜可編程邏輯器件179。20世紀(jì) 80年代中期美國 Altera公司和 Xilinx公司分別推出了類似于 PAL結(jié)構(gòu)的擴(kuò)展型復(fù)雜可編程邏輯器件 CPLD(Complex Programmable Logic Dvice)和與標(biāo)準(zhǔn)門陣列結(jié)構(gòu)類似的現(xiàn)場可編程門陣列 FPGA(Field Programmable Gate Array)。179。CPLD/FPGA的集成度可做得很大（可達(dá)幾萬到幾百萬門 /片），用它可以替代幾十至幾千塊普通的標(biāo)準(zhǔn)數(shù)字集成芯片。用這樣的 CPLD/FPGA實(shí)際上就能實(shí)現(xiàn)一個(gè)數(shù)字系統(tǒng)或子系統(tǒng)。這種高功能、高集成度的器件目前在世界范圍都受到電子設(shè)計(jì)人員的廣泛關(guān)注和普遍歡迎。SIEE of CUMT復(fù)雜可編程邏輯器件179。與專用 ASIC芯片相比， CPLD/FPGA具有 設(shè)計(jì)開發(fā)周期短、設(shè)計(jì)制造成本低、開發(fā)工具先進(jìn)、標(biāo)準(zhǔn)產(chǎn)品無需測試、質(zhì)量穩(wěn)定以及可實(shí)時(shí)在線檢驗(yàn)等優(yōu)點(diǎn) ，因此已廣泛應(yīng)用于數(shù)字系統(tǒng)與數(shù)字產(chǎn)品的設(shè)計(jì)與生產(chǎn)中。幾乎所有應(yīng)用門陣列、 ASIC、 SPLD和中小規(guī)模通用數(shù)字集成
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1