freepeople性欧美熟妇, 色戒完整版无删减158分钟hd, 无码精品国产vα在线观看DVD, 丰满少妇伦精品无码专区在线观看,艾栗栗与纹身男宾馆3p50分钟,国产AV片在线观看,黑人与美女高潮,18岁女RAPPERDISSSUBS,国产手机在机看影片

正文內(nèi)容

cpld與fpga簡介ppt課件(編輯修改稿)

2025-02-02 13:43 本頁面
 

【文章內(nèi)容簡介】 的時鐘 , 清零輸入都可以編程選擇 , 可以使用專用的全局清零和全局時鐘 。 ?圖中的異或門用來控制組合邏輯函數(shù)的極性 。 ?由圖可見 , CPLD的宏單元 ( 也可稱為邏輯單元LE) 與 GAL的 OLMC結構非常類似 。 20 開發(fā)系統(tǒng)對 MAX7064SLAB的描述 21 可編程的 I/O控制塊 ?使引腳能兼容 TTL和 CMOS多種接口和電壓標準; ?可將引腳配置為輸入、輸出、雙向、集電極開路和三態(tài)等形式; ?能提供適當?shù)尿?qū)動電流; ?降低引腳接口功耗,防止脈沖過沖和減少電源噪聲 ?支持多種接口電壓(降低芯片功耗) ●~ ,5V ●, ●,internal ,I/ ●,internal ,I/ and 22 可編程連線陣列 PIA ?在各個邏輯宏單元之間以及邏輯宏單元與I/O單元之間提供可編程的信號連接網(wǎng)絡; ?CPLD中一般采用固定長度的線段來進行連接,因此信號傳輸?shù)难訒r是固定的,使得信號傳輸時時間延時能夠預測。 23 FPGA的結構與工作原理 ?FPGA都采用查找表 (LookUpTable,LUT) 來實現(xiàn)邏輯函數(shù)。 如 Altera的 FLEX/ACEX /APEX系列器件和 Xilinx的多數(shù)器件。 ? FPGA的編程配置元件都是 SRAM。 ? 由于 SRAM較易制造,且其可重復編程使用的次數(shù)幾乎無限,所以目前高集成度的可編程邏輯器件幾乎都是 FPGA。 24 FPGA基本結構組成圖 ? FPGA的內(nèi)部結構稱為 LCA( Logic Cell Array),由三個基本部分組成 可編程邏輯塊 ( CLB) 可編程輸入輸 出塊( IOB) 可編程連線資 源( PIR) ?CLB中 包含 1個或 2個邏輯單元( LE) CLB包含 1個或 2個邏輯單元 IOB 可編程連線資源( PIR) 25 FPGA的基本組成 ? 可編程邏輯塊 CLB組成了 FPGA的核心門陣列 ,能完成用戶指定的邏輯功能;每個 CLB中 包含 1個或 2個邏輯單元( LE)。 LE主要由一個組合邏輯函數(shù)發(fā)生器、幾個觸發(fā)器、若干個多路選選擇器及控制電路組成。 ? 可編程的輸入 /輸出塊 IOB位于芯片內(nèi)部四周 ,在內(nèi)部邏輯陣列與外部芯片封裝引腳之間提供一個可編程接口,它主要由邏輯門、觸發(fā)器和控制單元組成。 ? 可編程連線資源 PIR位于芯片內(nèi)部的邏輯塊之間 ,經(jīng)編程后形成連線網(wǎng)絡,用于芯片內(nèi)部邏輯間的相互連接,并在它們之間傳遞邏輯信息。 26 27 CLB基本結構圖 28 LE內(nèi)部結構 29 什么是查找表 (LookUpTable,LUT)? ▲ 查找表( LUT)就是一個有 N根(一般是 4根) 地址線的16x1的 RAM存儲器。 ▲ 當用戶通過原理圖或 HDL 語言描述了一個 4輸入的邏輯電路后, CPLD/FPGA 開發(fā)軟件就會按設計要求自動計算邏輯電路的所有可能的結果,并把該結果事先寫入這個 RAM存儲器。這樣,當輸入變量作為 RAM的地址信號輸入時,預期的結果(輸出邏輯函數(shù))就作為 RAM的存儲數(shù)據(jù)輸出了。 ▲ 利用這種查表的方法實現(xiàn)邏輯函數(shù)輸出是一種簡單、高效的方法。這就是存儲器可用作邏輯函數(shù)發(fā)生器的原理。 ▲ N個輸入的邏輯函數(shù),需要 2的 N次方的容量的 SRAM來實現(xiàn) 30 查找表( LUT)的工作原理與組成 31 查找表( LUT)的工作原理與組成 32 查找表結構的 FPGA邏輯實現(xiàn)原理 以這個電路為例: ▲ A,B,C,D由 FPGA芯片的管腳輸入后進入可編程連線,然后作為地址線連到到 LUT, LUT中由于已經(jīng)事先寫入了所有可能的邏輯結果,通過地址查找到相應的數(shù)據(jù)然后輸出,這樣組合邏輯就實現(xiàn)了。 ▲ 該電路中 D觸發(fā)器是直接利用 LUT后面 D觸發(fā)器來實現(xiàn)。時鐘信號 CLK由 I/O腳輸入后進入芯片內(nèi)部的時鐘專用通道,直接連接到觸發(fā)器的時鐘端。觸發(fā)器的輸出與 I/O腳相連,把結果輸出到芯片管腳。這樣 PLD就完成了上圖所示電路的功能。 ▲ 這個電路是一個簡單范例,只需要一個 LUT加上一個觸發(fā)器就可以完成。對于一個 LUT無法完成的的電路,就需要通過進位邏輯將多個單元相連,這樣 FPGA就可以實現(xiàn)復雜的邏輯。 33 查找表的工作原理 ▲ N個輸入的
點擊復制文檔內(nèi)容
教學課件相關推薦
文庫吧 www.dybbs8.com
備案圖片鄂ICP備17016276號-1