邏輯器件fpgappt課件(編輯修改稿)
2025-06-01 06:26 本頁面
【文章內容簡介】 D ? 什么是 FPGA? 一 . 結構上的不同 (根據(jù)器件互聯(lián)結構不同 ): FPGA : FPGA：現(xiàn)場可編程門陣列 1) 內部互聯(lián)結構由多種長度的連線資源組成，每次布線的延遲可不同，屬統(tǒng)計型結構 。 2) 邏輯單元主體由靜態(tài)存儲器 (SRAM) 構成的函數(shù)發(fā)生器 (即查找表 ), 通過查找表可實現(xiàn)邏輯函數(shù)功能 。 3) 采用 SRAM工藝 含查找表邏輯單元 (FPGA) 圖 LE結構圖 CPLD和 PFGAde 27 (P31) 圖 LE結構圖 邏輯單元 (LE) 數(shù)據(jù) 1 Lab 控制 3 LE 輸出 進位鏈 級聯(lián)鏈 查找表 (LUT) 清零和 預置邏輯 時鐘選擇 進位 輸入 級聯(lián)輸入 進位輸出 級聯(lián)輸出 Lab 控制 1 CLRN D Q 數(shù)據(jù) 2 數(shù)據(jù) 3 數(shù)據(jù) 4 Lab 控制 2 Lab 控制 4 LE是 LEX10K 結構的最小單元 (LUT)。 。 。 專用高速數(shù)據(jù)通道 ，LE之間 速向前進位 ,用于高速計數(shù)器 , 任意位數(shù)的加法器 , 比較器 。 專用高速數(shù)據(jù)通道 , 用相鄰的 LUT分別計算函數(shù)的各個部分 ,實現(xiàn)高速數(shù)據(jù)傳輸 LUT是一種函數(shù)發(fā)生器，它能快速計算 4個變量的任意函數(shù)。 0000010100000101161RAM輸入A 輸入B 輸入C 輸入D查找表輸出多路選擇器28 CPLD :復雜可編程邏輯器件 1) 內部互聯(lián)結構由固定長度的連線資源組成，布線的延遲確定 , 屬 定型結構 。 2 ) 邏輯單元主要由與或陣列組成，該結構來自典型器件PAL, GAL器件的結構 。 (實現(xiàn)邏輯功能的基本單元不同 CPLD 由與或陣列組成 FPGA： FPGA 查找表 ) 3) 采用 EEPRO工藝 任意一個邏輯組合都可以用”與 或”表達式來描述，所以該”與 或陣列 ” 結構 , 能實現(xiàn)大量的組合邏輯功能 . ?圖 : 29 BnAn“或”陣列（固定）SnCn+ 1“與”陣列( 可編程 )CnnnnnnnnnnnnnnnnnnnnnCBCABACCBACBACBACBAS???????? 1AnBnCn AnBnCn AnBnCn AnBnCn AnBn AnCn BnCn 在與 /或陣列的基礎上 , 再增加觸發(fā)器 , 便可以構成實現(xiàn)組合邏輯功能，實現(xiàn)時序邏輯功能的 PLD器件了。 積項和 30 二 .集成度不同 CPLD EEPROM 500—50 000門 (顆粒大，容量有限。 ) FPGA SRAM 1 K 1千萬門 ( 顆粒小，容量較大，目前可達上千萬門 ) 三 使用范圍不同 : CPLD邏輯能力強 , 而寄存器少 (1K左右 ), 適用于控制密集型系統(tǒng)， FPGA邏輯能力較弱 , 但寄存器多 ( 100K) ,適用于數(shù)據(jù)密集型系統(tǒng) 。 四 . 使用方法的不同 ( 生產工藝不同 ) FPGA采用 RAM工藝 。需用專門的 ROM進行數(shù)據(jù)配置 . CPLD采用 CMOS EEPROM 工藝，可電擦除、可重復編程。 31 CPLD 與 FPGA的選擇 CPLD選用 : 。 (100050 000)。 。 , 電路簡單 。 5. ISP特性 , 編程加密 。 6. 布線延遲固定 , 時序特性穩(wěn)定 . FPGA選用 : 。 2大規(guī)模設計 ( 5000數(shù)百萬門 )。 ( 單片系統(tǒng) )設計 。 , 仿真 。 。 6. 需用專門的 ROM進行數(shù)據(jù)配置 . 32 ?主要差別： ? 1） CPLD：與 或陣列 ?2）工藝不同 ? CPLD： EPROM工藝 ?FPGA： SRAM工藝 ? 3）容量不同 ? 由于 FPGA采用 SRAM工藝， CPLD采用FLASH技術， ? FPGA和 CPLD在觸發(fā)器數(shù)目、單元功能、速度、功耗等均由所不同。 33 10,00020,00030,00040,00050,00070,000100,000130,000250,0006,000 12,000 12,00016,000 20,000 18,00024,00032,00040,000存儲器容量 (單位 : Bit) 典型可用門 EPF10K10/A EPF10K20 EPF10K30/A EPF10K40 EPF10K5/V EPF10K70 EPF10K100/A EPF10K130V EPF10K250A 了解常見大規(guī)模邏輯器件的結構； 學會選用不同類型的可編程邏輯器件。 34 Altera器件結構的演變過程 全局連線 可編程連線陣裂 增強行可編程連線陣裂 快速通道連接 Classic MAX 5000 FLEX 10K FLEX 8000 FLEX 6000 MAX 9000 MAX 7000 35 FPGA/CPLD多電壓兼容系統(tǒng) 內核電壓 、 接受 、 或者 輸入 輸出電位 標準 Vccio 36 02468101992 1993 1994 1995 1996 1997 1998 1999 2022 2022電壓 V V V V 崩潰電壓 供電電壓 工藝改進 , 促使 FPGA/CPLD供電電壓降低 37 FPGA/CPLD生產商 ALTERA FPGA： FLEX系列： 10K、 10A、 10KE， EPF10K30E APEX系列： 20K、 20KE EP20K200E ACEX系列： 1K系列 EP1K EP1K100 STRATIX系列： EP1系列 EP1S EP1S120 CPLD
教學課件相關推薦
鄂ICP備17016276號-1