數(shù)字邏輯電路教程ppt第2章4mos邏輯門(編輯修改稿)
2024-10-23 00:02 本頁面
【文章內(nèi)容簡介】 32為 CMOS反相器電路 ， 是由互補(bǔ)的增強(qiáng)型 NMOS管 T1和 PMOS管 T2串聯(lián)組成的 。 兩管的柵極連在一起 ，作為反相器的輸入端 ， 兩個管子的漏極連在一起作為反相器的輸出端 。 VDD T2(P) T1(N) vO F vI A S S G G D D 圖 232 CMOS反相器 VDD T2(P) T1(N) vO F vI A S S G G D D 圖 232 CMOS反相器 電源電壓條件 CMOS反相器要求電源電壓大于兩個管子開啟電壓的絕對值之和 ， 即 VDD＞ |VT1|+|VT2|。 VDD T2(P) T1(N) vO F vI A S S G G D D 圖 232 CMOS反相器 工作原理 ? vI輸入低電平時 ? vI輸入高電平時 vI輸入低電平時 當(dāng)輸入 vI為低電平VIL且小于 VT1時，T1管截止 。 但對于 PMOS負(fù)載管，由于柵極電位較低，使柵源電壓絕對值大于開啟電壓的絕對值 |VT2|，因此 T2充分導(dǎo)通 。 VDD T2(P) T1(N) vO F vI A S S G G D D 圖 232 CMOS反相器 vI輸入低電平時 由于 T1的截止電阻遠(yuǎn)比 T2的導(dǎo)通電阻大得多，所以電源電壓差不多全部降落在工作管 T1的漏源之間，使反相器輸出高電平 VOH≈VDD。 VDD T2(P) T1(N) vO F vI A S S G G D D 圖 232 CMOS反相器 vI輸入高電平時 ? 當(dāng)輸入 vI為高電平VIH且大于 VT1時 ，T1管導(dǎo)通 。 ? 但對于 PMOS負(fù)載管 ， 由于柵極電位較高 ， 使柵源電壓絕對值小于開啟電壓的絕對值 |VT2|， 因此 T2管截止 。 VDD T2(P) T1(N) vO F vI A S S G G D D 圖 232 CMOS反相器 vI輸入高電平時 ? 由于 T2的截止時相當(dāng)于一個大電阻 ， T1的導(dǎo)通電阻相當(dāng)于一個較小的電阻 ， 所以電源電壓幾乎全部降落在負(fù)載管T2上 ， 使反相器輸出低電平且很低 ， VOL≈0V。 VDD T2(P) T1(N) vO F vI A S S G G D D 圖 232 CMOS反相器 特點(diǎn) ⒈ CMOS反相器的 靜態(tài)功耗非常小 。 原因 :由于 CMOS反相器處于穩(wěn)態(tài)時 ， 無論是輸出高電平還是輸出低電平 ， 其工作管和負(fù)載管必有一個截止而另一個導(dǎo)通 ，因此電源向反相器提供的僅為納安級的漏電流 ， 所以 CMOS反相器的 靜態(tài)功耗非常小 。 特點(diǎn) ⒉ CMOS反相器輸出電壓的上升時間和下降時間都比較小 ， 電路的工作速度大為提高 。 原因 :由于 CMOS反相器的工作管和負(fù)載管不同時導(dǎo)通 ， 因此其輸出電壓不取決于兩管的導(dǎo)通電阻之比 。 這樣 ， 通?？墒?PMOS負(fù)載管和NMOS工作管的導(dǎo)通電阻都較小 。 所以 ，CMOS反相器輸出電壓的上升時間和下降時間都比較小 ， 電路的工作速度大為提高 。 ⒉ CMOS與非門 圖 233所示電路為兩個輸入端的 CMOS與非門。 圖中兩個串聯(lián)的NMOS管 T1和 T2為工作管，兩個并聯(lián)的 PMOS管T3和 T4為負(fù)載管。 VDD T4(P) T2(N) F B A 圖 233 CMOS與非門 T1(N) T3(P) 工作原理 ? 當(dāng)輸入 A、 B都為高電平時，串聯(lián)的 NMOS管 T T2管都導(dǎo)通，并聯(lián)的 PMOS管T T4都截止，因此輸出為低電平； VDD T4(P) T2(N) F B A 圖 233 CMOS與非門 T1(N) T3(P) 工作原理 ? 當(dāng)輸入 A、 B中有一個為低電平時，兩個串聯(lián)的NMOS管中必有一個截止，于是電路輸出為高電平。 ? 電路的輸入和輸出之間是與非邏輯關(guān)系。 ABF ?VDD T4(P) T2(N) F B A 圖 233 CMOS與非門 T1(N) T3(P) ⒊ CMOS或非門 圖 234所示電路為兩個輸入端的 CMOS或非門。 圖中兩個PMOS負(fù)載管 T1和 T2串聯(lián)，兩個 NMOS工作管 T3和 T4并聯(lián)。 VDD T2(N) F 圖 234 CMOS或非門 T1(N) T4(P) B A T3(P) 工作原理 ?當(dāng)輸入 A、 B至少有一個高電平時 ，并聯(lián)的 NMOS管 T1和 T2中至少有一個導(dǎo)通 ， 串 聯(lián) 的PMOS管 T T4至少有一個截止 ， 因此輸出為低電平； VDD T2(N) F 圖 234 CMOS或非門 T1(N) T4(P) B A T3(P) 工作原理 ?當(dāng)輸入 A、 B都為低電平時 ， 并聯(lián) NMOS管 T1和 T2都截止 ， 串聯(lián) PMOS管 T3和 T4都導(dǎo)通 ， 于是電路輸出為高電平 。 電路的輸入和輸出之間是或非邏輯關(guān)系 。 BAF ??VDD T2(N) F 圖 234 CMOS或非門 T1(N) T4(P) B A T3(P) ⒋ CMOS三態(tài)門 圖 235所示為三態(tài)輸出門電路 。 A是輸入端 ， E是控制端 ， F是輸出端 。 圖 235 CMOS三態(tài)門 VDD T2(N) F T1(N) T4(P) E A T3(P) ⒋ CMOS三態(tài)門
試題試卷相關(guān)推薦
鄂ICP備17016276號-1