基于vhdl語言的74漢明碼編譯碼的設(shè)計(jì)(編輯修改稿)
2024-09-07 00:01 本頁面
【文章內(nèi)容簡介】 60。1000001000000000001010100011101110111然后根據(jù)(7,4)漢明碼的譯碼原理，畫出程序設(shè)計(jì)的流程圖：然后根據(jù)流程圖編寫編碼程序。首先，輸入7位漢明碼a6a5a4a3a2a1a0，用語句來：port(a:in std_logic_vector(6 downto 0)來實(shí)現(xiàn)。然后，根據(jù)這7位碼a6a5a4a3a2a1，計(jì)算校正子s1s2s3的值，可知校正子S與(7,4)漢明碼各位之間的關(guān)系，即其編寫的程序?yàn)椋?S2:=a6 xor a5 xor a4 xor a2。S1:=a6 xor a5 xor a3 xor a1。S0:=a6 xor a4 xor a3 xor a0。然后，要判定校正子與0的關(guān)系，使用if語句，若等于0，則表示沒有錯(cuò)誤；若不為0，則表示其中有一位出錯(cuò)。才用case語句，編寫程序如下：when 001 =bb(0):= not bb(0)。n=000。when 010 =bb(1):= not bb(1)。n=001。when 100 =bb(2):=not bb(2)。n=010。when 011 =bb(3):=not bb(3)。n=011。when 101 =bb(4):=not bb(4)。n=100。when 110 =bb(5):=not bb(5)。n=101。when 111 =bb(6):=not bb(6)。n=110。上述程序中，bb是變量，存放的是輸入7位漢明碼a6a5a4a3a2a1a0,當(dāng)=S001，時(shí)，表示a0出錯(cuò)，則只需將這一位的值取反，然后再送給輸出。aaaaaa6出錯(cuò)的原理也是一樣的。最后，將沒有錯(cuò)誤的(7,4)漢明碼或已經(jīng)糾正1個(gè)錯(cuò)誤的(7,4)漢明碼輸出，這樣譯碼程序就完成了。為了方便閱讀波形，加入輸出了校正子S和錯(cuò)誤位數(shù)N。若第0位（a0）出錯(cuò)，則N輸出0，依次類推；若無錯(cuò)，則輸出7。程序設(shè)計(jì)（7，4）漢明碼的編碼程序：library ieee。 use 。 entity ht isport( a6,a5,a4,a3:in std_logic。 實(shí)體端口聲明a2,a1,a0:buffer std_logic。s:out std_logic_vector)。end ht。 a
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1