畢業(yè)論文-基于fpga的iir數(shù)字濾波器的實(shí)現(xiàn)(編輯修改稿)
2024-12-16 10:20 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 1 3 1 0 7 1 1 3 2 5 2 4 3 6 2 5 2( ) ( ) ( ) 1 1 6 1 8 6 6 2 1 1 8 1 8 9 1 3z z z zH z H Z H z z z z z? ? ? ?? ? ? ?? ? ? ?? ? ? ?? ? ? ? （ ） 濾波器系數(shù)的驗(yàn)證 另外我們采用高級(jí)編程 C語(yǔ)言進(jìn)行編程、仿真、驗(yàn)證其輸出結(jié)果 [13]。 以下為用 C語(yǔ)言所編寫濾波器級(jí)聯(lián)結(jié)構(gòu)源程序： include include include include include include include include include void main() { int i。 本科畢業(yè)設(shè)計(jì)說(shuō)明書 第 12 頁(yè) 共 32 頁(yè) int x0,x1,x2,y0,y1,y2,q0,q1,q2。 FILE *fp。 x0=0。x1=0。x2=0。 y0=0。y1=0。 y2=0。 q0=0。q1=0。 q2=0。 system(cls)。 fp=fopen(d:\\,wt)。 printf(Press any key to continue when ready\n)。 printf(or Press ESE to Cancel\n)。 getch()。 for(i=0。i500。i++) {x2=1600。 if(i==200) x2=3200。 if(i==350) x2=800。 y2=(113*x2107*x1+113*x0+1618*y1662*y0)/1024。 q2=(252*y2436*y1+252*y0+1818*q1913*q0)/1024。 y0=y1。y1=y2。x0=x1。x1=x2。 q0=q1。q1=q2。 printf(%d %d\n ,x2/16,q2/16)。 fprintf(fp,%d %d\n ,x2/16,q2/16)。} fclose(fp)。} 該驗(yàn)證過(guò)程的輸入信號(hào)是一個(gè)直流信號(hào) 100，在直流信號(hào)輸出穩(wěn)定后加上一個(gè)高脈沖 200，一個(gè)低脈沖 50，在初始狀態(tài)時(shí)，信號(hào)的值初始化為 0，當(dāng) X信號(hào)經(jīng)過(guò)連續(xù)的輸入，信號(hào)逐漸穩(wěn)定，并輸入 IIR濾波器的差分方程進(jìn)行濾波，將干擾 脈沖濾掉，輸出直流。 程序首先進(jìn)行系統(tǒng)清零，打開(kāi) D盤 data0 文本文件，當(dāng)準(zhǔn)備好時(shí)，按任意鍵開(kāi)始程序，也可按 ESE 鍵退出，程序編譯、仿真的結(jié)果輸出到 觀察。通過(guò)編譯、仿真的輸入輸出數(shù)據(jù)如下表所示： 本科畢業(yè)設(shè)計(jì)說(shuō)明書 第 13 頁(yè) 共 32 頁(yè) 表 部分仿真數(shù)據(jù) 輸入數(shù)據(jù) 輸出數(shù)據(jù) 輸入數(shù)據(jù) 輸出數(shù)據(jù) 輸入數(shù)據(jù) 輸出數(shù)據(jù) 100 4 100 101 200 102 100 8 100 100 100 101 100 14 100 100 100 103 100 21 100 100 100 105 100 30 100 99 100 106 100 40 100 99 100 108 100 51 100 98 100 109 100 62 100 98 100 110 100 74 100 98 100 110 100 85 100 98 100 111 100 95 100 98 100 110 100 104 100 98 100 109 100 110 100 98 100 107 100 114 100 99 100 105 100 116 100 99 100 103 100 116 100 99 100 101 100 114 100 99 100 99 100 111 100 99 100 97 100 107 100 99 100 96 100 102 100 99 100 95 經(jīng)過(guò)驗(yàn)證可知，濾波器的級(jí)聯(lián)系數(shù)符合設(shè)計(jì)要求，并且 IIR系數(shù)正確。 本科畢業(yè)設(shè)計(jì)說(shuō)明書 第 14 頁(yè) 共 32 頁(yè) 3 IIR 數(shù)字濾波器的設(shè)計(jì)與實(shí)現(xiàn) 系統(tǒng)原理圖 根據(jù)需要設(shè)計(jì)的 IIR 原理框圖 如下 圖 IIR原理框圖 選用器件介紹以及各部分原理說(shuō)明 A/D 轉(zhuǎn)換器 MAX153 它 是采用半閃存技術(shù)的高速 8位模數(shù)轉(zhuǎn)換器，在本設(shè)計(jì)中 它 將經(jīng)過(guò)放大的模擬信號(hào)由 Vin 輸入，經(jīng)過(guò)轉(zhuǎn)換由 D0～ D7 輸出 8位數(shù)據(jù)到 FPGA 的 I/O 口， 它的芯片圖以及在本設(shè)計(jì)的接法如下圖 : 圖 MAX153 主要引腳介紹 VIN 模擬電壓輸入 , DDV VREF VI N VREF? ? ? ? D0～ D7 數(shù)據(jù)輸出端口 ,與 FPGA 的 I\O引腳相連 /WR RDY 寫控制輸入 /準(zhǔn)備狀態(tài)輸出 A\D MAX153 CLK 四階 IIR FPGA 設(shè)計(jì) DIN DOUT DO 90 A180 存儲(chǔ)芯片 DAC0808 模擬 信號(hào) 模擬 信號(hào) 本科畢業(yè)設(shè)計(jì)說(shuō)明書 第 15 頁(yè) 共 32 頁(yè) MODE 狀態(tài)選擇輸入 ,MODE=0 讀狀態(tài) , MODE=1 讀 /寫狀態(tài) ,本設(shè)計(jì)是將 MODE置為高電平 1。 RD 讀輸入 ,低電平有效 INT 中斷輸出 , 低電平有效 GND 接地引腳 VREF? 參考電壓 ,Vss VREF VREF? ? ? ? VREF? 參考電壓 , DDV R E F V R E F V? ? ? ? CS 片選端 , 低電平有效 VSS 單極 VSS=0,雙極 VSS=1,本設(shè)計(jì) VSS=0 VDD VDD=+5V FPGA 芯片 以下是在本設(shè)計(jì)中用到的 FPGA 芯片是 EPF10K10LC84 它的連接圖如下圖 ： 圖 FPGA電路 本科畢業(yè)設(shè)計(jì)說(shuō)明書 第 16 頁(yè) 共 32 頁(yè) FPGA 配置芯片－ EPC2LC20 EPC2LC20 是 Altera 公司 FLEX10K 系列器件的 EPROM 配置芯片，具有低功耗，并且在等待狀態(tài)下消耗幾乎是零的優(yōu)點(diǎn)， 5V 或者 供電，在軟件方面由 Altera公司的 MAX+PLUS II 進(jìn)行燒錄程序，封裝采用 PLCC20 或者 TQFP32，本設(shè)計(jì)采用 5V供電。以下是它的芯片圖以及與 FLEX 10K 芯片的配置圖。 圖 EPC2LC20芯片圖 圖 配置圖 選通器 74HC245 它是雙向總線數(shù)據(jù)緩沖器又稱選通器 ,芯片圖和具體 功能表如下 : 圖 74HC245 本科畢業(yè)設(shè)計(jì)說(shuō)明書 第 17 頁(yè) 共 32 頁(yè) 表 模式功能表 該芯片是由方向控制引腳 DIR 和輸出使能端 OE(低電平有效 )的高低電平進(jìn)行控制可以使數(shù)據(jù)從 A 總線到 B 總線 ,也可以從 B 總線帶 A 總線進(jìn)行傳輸。 VCC 是供電端 ,電壓從 2V 到 6V。 DAC0808(D/A)轉(zhuǎn)換器 DAC0808 是一個(gè) 16 引腳的 8 位數(shù)模 (D/A)轉(zhuǎn)換器 ,它的一些參數(shù)如下 解析度： 1/256 精確度： % 安定時(shí)間： 150ns 線性度： 177。 1LSB 輸出形態(tài)：電流輸出 圖 DAC0808芯片圖 DAC0808 的引腳功能介紹 : A1～ A8: 數(shù)據(jù)輸入引腳，其中 A1 是最高位， A8 是最低位。 Vref(+): 參考電壓 ,串聯(lián)一個(gè)電阻 (R1)外接一正電源，以便產(chǎn)生參考電流輸 入 端 功 能 OE DIR L L 數(shù)據(jù)由 B 到 A L H 數(shù)據(jù)由 A 到 B H ? 不傳輸 DAC 0808CO MPE NV ref ()V ref (+)V ccA8A7A6A5161514131211109A4A3A2A1IoV EEGNDNC876543
研究報(bào)告相關(guān)推薦
鄂ICP備17016276號(hào)-1