【文章內(nèi)容簡介】 間選擇，即在高頻段時，閘門時間較短；低頻時閘門時間較長。這樣閘門時間寬度 Tc 依據(jù)被測頻率的大小自動調(diào)整測頻，從而實現(xiàn)量程的自動轉(zhuǎn)換，擴大了測頻的量程范圍；實現(xiàn)了全范圍等精度測量，減少了低頻測量的誤差。 圖 中 BZ＿ Counter 和 DC＿ Counter 是 2 個可控的 32 b 高速計數(shù)器， BZ＿ ENA和 DC＿ ENA 分別是他們的計數(shù)允許信號端，高電平有效?；鶞?zhǔn)頻率信號從 BZ＿ Counter的時鐘輸入端 BZ＿ CLK 輸入，設(shè)其頻率為 Fs； 待測信號經(jīng)前端放大、限幅和整形后，從與 BZ＿ Counter 相似的 32 b 計數(shù)器 DC＿ Counter 的時鐘輸入端 DC＿ CLK 輸入，測量頻率為 Fx， STA 為計數(shù)結(jié)束標(biāo)志位，當(dāng) STA 由高電平變?yōu)榈碗娖綍r，計數(shù)結(jié)束。畢業(yè)設(shè)計 (論文 ) 9 MUX64_16 是一個可控數(shù)據(jù)選擇器，當(dāng)輸入 (SS SS0)=0、 3 時分別輸出標(biāo)準(zhǔn)頻率計數(shù)器的低 8 位、高 8 位以及被 測頻率計數(shù)器的低 8 位、高 8 位。 圖 等精度頻率計數(shù)框圖 測量開始 后 ，首 先 單片機 發(fā)出一個清零信號 CLR，使 2 個 32 b 的計數(shù)器和 D 觸發(fā)器置 0，然后 單片機 再發(fā)出允許測頻命令，即使預(yù)置門控信號 GATE 為高電平，這時 D觸發(fā)器要一直等到被測信號的上升沿通過時， Q 端才被置 1，即使 BZ＿ ENA 和 DC＿ENA 同時為 1，將啟動計算器 BZ＿ Counter 和 DC＿ Counter，系統(tǒng)進入計算允許周期。這時，計數(shù)器 BZ＿ Counter 和 DC＿ Counter 分別對被測 信號和標(biāo)準(zhǔn)頻率信號同時計數(shù)。當(dāng) Tpr 秒過后，預(yù)置門控信號被 單片機 置為低電平，但此時 2 個 32 b 的計數(shù)器仍然沒有停止計數(shù)，一直等到隨后而至的被測信號的上升沿到來時，才通過 D 觸發(fā)器將這 2 個計算器同時關(guān)閉。 設(shè)在某一次預(yù)置門控時間 Tpr 中對被測信號計數(shù)值為 Nx，對標(biāo)準(zhǔn)頻率信號的計數(shù)值為 Nb，則根據(jù)閘門時間相等，可得出公式 ()： Fx/Nx=Fs/Ns （ ） 則： Fx=(Fs/Ns)*Nx Da_bus(15… 0) 清零信號 被測信號 門控信號 GATE 40MHz 標(biāo)準(zhǔn) 頻率 BZ_Counter BZ_CLK BZ_ENA bz_count(31… 0) CLR DC_Counter DC_CLK DC_ENA dc_count(31… 0) CLR D Q D 觸發(fā)器 MUX 64_16 STA SS SS0 畢業(yè)設(shè)計 (論文 ) 10 鍵控制模塊 圖 ， 因為按鍵數(shù)量較少 ， 所以采用獨立式按鍵結(jié)構(gòu) : 圖 鍵盤控制電路 每個按鍵各接一根輸入線，從而使一根線上按鍵的工作狀態(tài)不會影響其它線上的工作狀態(tài)。 4 個按鍵通過一片并入串出的 74LS165 接入單片機，單片機的 P3. 0 口為串行數(shù)據(jù)輸入線， P3. 1 口提供 741LS165 移位所需的時鐘信號， P3. 2 口控制 74LS165 的并行置入和串行移位信號線。 P3. 5 為信號封所線，防止按鍵按下時的強電流對顯示造成影響。按鍵的消抖用軟件延時的方法實現(xiàn)。 4 鍵分別為 開始功能鍵和 秒、 1 秒、 10秒三個時間鍵。 74LS165 的 4 個 I/O 口通過 3K的電阻接高電平，當(dāng)掃描到某一位為低電平時表示有按鍵按下。 畢業(yè)設(shè)計 (論文 ) 11 顯示模塊 測試結(jié)果輸出顯示模塊如圖 所示。 8 位 8 段 LED 采用共陽極接法，顯示方式為靜態(tài)顯示，靜態(tài)顯示方式顯示亮度較高，而且顯示狀態(tài)穩(wěn)定。根據(jù)實際亮度需求每段LED接 5K的限流電阻。 AT89C51的 P3. 0口為數(shù)據(jù)輸出線，數(shù)據(jù)經(jīng) 8片串入并出 74LS164以串行方式送入 LED(數(shù)據(jù)從最 左 端串行移入 )，每片 74LS164 驅(qū)動一只 LED。 P3. 1 為串行移位時鐘線。 P3. 4 為數(shù)據(jù)封鎖線。 圖 顯示電路 在單片機應(yīng)用系統(tǒng)中，顯示器顯示常用兩種方法：靜態(tài)顯示和動態(tài)掃描顯示。所謂靜態(tài)顯示，就是每一個顯示器都要占用單獨的具有鎖存功能的 I/O 接口用于筆劃段字形畢業(yè)設(shè)計 (論文 ) 12 代碼。這樣單片機只要把要顯示的字形代碼發(fā)送到接口電路，就不用管它了，直到要顯示新的數(shù)據(jù)時，再發(fā)送新的字形碼，因此，使用這種方法單片機中 CPU的開銷小。 AT89C51 單片機串行口方式 0 為移位寄存器方式，外接 8 片 74LS164 作為 8 位 LED顯示器的靜態(tài)顯示接口，把 AT89C51 的 RXD 作為數(shù)據(jù)輸 出線， TXD 作為移位時鐘脈沖。 74LS164 為 TTL 單向 8 位移位寄存器，可實現(xiàn)串行輸入，并行輸出。其中 A、 B（第 2 腳）為串行數(shù)據(jù)輸入端， 2 個引腳按邏輯與運算規(guī)律輸入信號，共一個輸入信號時可并接。 CLK（第 8 腳）為時鐘輸入端，可連接到串行口的 TXD 端。每一個時鐘信號的上升沿加到 CLK 端時，移位寄存器移一位， 8 個時鐘脈沖過后， 8 位二進制數(shù)全部移入 74LS164 中。 CRL （第 9 腳）為復(fù)位端，當(dāng) CRL =0 時，移位寄存器各位復(fù) 0，只有當(dāng) CRL =1 時，時鐘脈沖才起作用。 QA…Q H 并行輸出端分別接 LED 顯示器的 dga 各段對應(yīng)的引腳上。在給出了 8 個脈沖后，最先進入 74LS164 的第一個數(shù)據(jù)到達(dá)了最高位，然后再來一個脈沖會有什么發(fā)生呢？再來一個脈沖，第一個脈沖就會從最高位移出，搞清了這一點，下面讓我們來看電路， 8 片 7LS164 首尾相串，而時鐘端則接在一起，這樣，當(dāng)輸入 8 個脈沖時，從單片機 RXD 端輸出的數(shù)據(jù)就進入到了第一片 74LS164 中了，而當(dāng)?shù)诙€ 8 個脈沖到來后，這個數(shù)據(jù)就進入了第二片 74LS164，而新的數(shù)據(jù)則進入了第一片 74LS164，這樣，當(dāng)?shù)?八 個 8 個脈沖完成后，首次送出的數(shù)據(jù)被送到了最 右 面的74LS164 中，其他數(shù)據(jù)依次出現(xiàn)在第一、二、三、四、五 、六、七、八 片 74LS164 中 。 電源模塊 整個電路的供電電源如圖 所示， 220V 交流電經(jīng)變壓、整流、濾波后，由一片7805 三端穩(wěn)壓器向系統(tǒng)提供 +5V電壓信號。本設(shè)計采用 5V電源電壓供電，直流穩(wěn)壓電源一般由電源變壓器、整流濾波電路以及穩(wěn)壓電路所組成。 電源變壓器時將交流電網(wǎng) 220V 的電壓變?yōu)樗枰弥担缓蠼?jīng)過整流電路將交流電壓變成脈動的直流電壓。由于此脈動的直流電壓還含有較大的紋波，必須經(jīng)過濾波電路加以濾除，從而得到平滑的直流電壓。但這樣的電壓還隨時電網(wǎng)波動（一般由 10%左右的波動）負(fù)載和溫度的變化變化。因而再整流、濾波電路之后，還需接穩(wěn)壓電路。穩(wěn)壓電路的作用是當(dāng)電網(wǎng)電壓波動、負(fù)載和溫度變化時，維持輸出直流電壓穩(wěn)定。 畢業(yè)設(shè)計 (論文 ) 13 選用輸出電壓固定為 +5V 的三端集成穩(wěn)壓器 7805。變壓器將電網(wǎng) 220V 電壓變?yōu)?9V 電壓，經(jīng)二極管橋式整流后，為 7~8V 的電壓送入 7805 的輸入端，電容 C5 和 C6用來實現(xiàn)頻率補償，防止穩(wěn)壓器 7805 產(chǎn)生高頻自激 和抑制電路引入的高頻干擾， C4 和C7 是電解電容，以減少穩(wěn)壓電源輸出端由輸入電源引入得低頻干擾。 D1 為大電流保護二極管，防止在輸入端偶然短路到地時，輸出端大電容上存儲的電壓反極性加到輸出、輸入端之間而損壞芯片。 圖中用一個發(fā)光二極管來檢測電源電路是否通電，同時還可作為電源電路是否出現(xiàn)故障的標(biāo)志，當(dāng) LED 亮則完好，否則電源電路可能未上電或出現(xiàn)錯誤，起到一個很好的自動電源檢測功能。 圖 電源 電路 輸入信號整形模塊 圖 為輸入信號整形電路。放大整形電路由 9018 和 74F14 等組成，其中 9018 組成放大電路將輸入為 FX 得周期信號如正 弦波、三角波等進行放大。 74F14 施密特觸發(fā)器對放大器得輸出信號進行整形，使之稱為矩形脈沖。其連線如圖所示。 待測信號經(jīng)過時，由 D D4 兩個二極管進行限幅，以免電壓過大而燒毀，信號經(jīng)過 9018 進行放大，由 74F14 對其進行整形，產(chǎn)生出得波形為標(biāo)準(zhǔn)方波，方便 CPLD 進行計數(shù)。 畢業(yè)設(shè)計 (論文 ) 14 圖 被測信號整形電路 單片機主控模塊 AT89C51 單片機性能 單片機簡介 圖 的引腳排列圖 AT89C51 是一種帶 4K 字節(jié)閃爍可編程可擦除 只讀存儲器 （ FPEROM—Falsh Programmable and Erasable Read Only Memory）的低電壓，高性能 CMOS8 位微處理器，畢業(yè)設(shè)計 (論文 ) 15 俗稱 單 片機 。 AT89C2051 是一種帶 2K字節(jié)閃爍可編程可擦除只讀存儲器的單片機。單片機的可擦除只讀存儲器可以反復(fù)擦除 100 次。該器件采用 ATMEL 高密度非易失存儲器制造技術(shù)制造，與工業(yè)標(biāo)準(zhǔn)的 MCS51 指令集和輸出管腳相兼容。由于將多功能 8 位CPU 和閃爍存儲器組合在單個芯片中， ATMEL 的 AT89C51 是一種高效微控制器，AT89C2051 是它的一種精簡版本。 AT89C51 單片機為很多嵌入式控制系統(tǒng)提供了一種靈活性高且價廉的方案。外形及引腳排列如圖 所示 。 2． 主要特性： 與 MCS51 兼容 4K 字節(jié)可編程閃爍存儲器 壽命： 1000 寫 /擦循環(huán) 數(shù)據(jù)保留時間： 10 年 全靜態(tài)工作： 0HZ24HZ 三級程序存儲器鎖定 1288 位內(nèi)部 RAM 32 可編程 I/O 線 兩個 16 位定時器 /計數(shù)器 5 個中斷源 可編程串行通道 低功耗的閑置和掉電模式 片內(nèi)振蕩器和時鐘電路 3． 管腳說明： VCC：供電電壓。 GND：接地。 P0 口： P0 口為一個 8 位漏級開路雙向 I/O 口，每腳可吸收 8TTL 門電流。當(dāng) P1 口的管腳第一次寫 1 時，被定義為高阻輸入。 P0 能夠用于外部程序數(shù)據(jù)存儲器，它可以被定義為數(shù)據(jù) /地址的第八位。在 FIASH 編程時， P0 口作為原碼輸入口，當(dāng) FIASH 進行校驗時， P0 輸出原碼，此時 P0 外部必須被拉高。 畢業(yè)設(shè)計 (論文 ) 16 P1 口： P1 口是一個內(nèi)部提供上拉電阻的 8 位雙向 I/O 口， P1 口緩沖器能接收輸出4TTL 門電流。 P1 口管腳寫入 1 后，被 內(nèi)部上拉為高，可用作輸入， P1 口被外部下拉為低電平時，將輸出電流，這是由于內(nèi)部上拉的緣故。在 FLASH 編程和校驗時， P1 口作為第八位地址接收。 P2 口： P2 口為一個內(nèi)部上拉電阻的 8 位雙向 I/O 口， P2 口緩沖器可接收，輸出 4個 TTL 門電流，當(dāng) P2 口被寫 “1”時，其管腳被內(nèi)部上拉電阻拉高，且作為輸入。并因此作為輸入時， P2 口的管腳被外部拉低，將輸出電流。這是由于內(nèi)部上拉的緣故。 P2 口當(dāng)用于外部程序存儲器或 16 位地址外部數(shù)據(jù)存儲器進行存取時， P2 口輸出地址的高八位。在給出地址 “1”時，它利用內(nèi)部上拉優(yōu)勢，當(dāng)對 外部八位地址數(shù)據(jù)存儲器進行讀寫時， P2 口輸出其特殊功能寄存器的內(nèi)容。 P2 口在 FLASH 編程和校驗時接收高八位地址信號和控制信號。 P3 口： P3 口管腳是 8 個帶內(nèi)部上拉電阻的雙向 I/O 口，可接收輸出 4 個 TTL 門電流。當(dāng) P3 口寫入 “1”后，它們被內(nèi)部上拉為高電平，并用作輸入。作為輸入，由于外部下拉為低電平， P3 口將輸出電流（ ILL）這是由于上拉的緣故。 P3 口也可作為 AT89C51 的一些特殊功能口，如下表所示： 口管腳 備選功能 RXD（串行輸入口） TXD（串行輸出口） 0INT （外部中斷 0） 1INT （外部中斷 1） T0（記時器 0 外部輸入） T1（記時器 1 外部輸入） WR （外部數(shù)據(jù)存儲器寫選通） RD （外部數(shù)據(jù)存儲器讀選通） P3 口同時為閃爍編程和編程校驗接收一些 控制信號。 單片機控制電路 單片機測頻控制電路如圖 所示，由單片機完成整個測量電路的測試控制、數(shù)據(jù)處理和顯示輸出， CPLD 完成各種測試功能。 畢業(yè)設(shè)計 (論文 ) 17 由于 CPLD 在對頻率進行計數(shù)時，采用 32 位二進制計數(shù)器， 8 位數(shù)據(jù)總線的單片機分四次將 32 位數(shù)據(jù)全部讀出。利用 AT89C51 的 P0 口讀計數(shù)器 COUNT 輸出 B [7...0]標(biāo)準(zhǔn)頻率信號的值， P2 口讀計數(shù)器 COUNT 輸出 B[15...8]被測信號的值。被讀出的四組8 位數(shù)據(jù)通過 AT89C51 的 SS0, SS1 地址編碼選擇。由 P1 口輸出控制。 圖 單片機測頻控制電路 CLR：系統(tǒng)全清