【文章內(nèi)容簡介】 0 ]OUTPUT43ENDD6101415CHEKFFINPUTCHOICEINPUTVCCINPUTVCCINPUTVCCINPUTVCCINPUTVCCINPUTVCCINPUTVCCINPUTVCCSTARTCLRTRIGFSTDSEL [ 2 .. 0 ]TF18161719208 11 圖 測頻 模塊邏輯圖 測頻 /測周期的實(shí)現(xiàn) (1) 令 TF=0，選擇等精度測頻，然后在 CONTRL 的 CLR 端加一正脈沖信號以完成測試電路狀態(tài)的初始化。 (2) 由預(yù)置門控信號將 CONTRL 的 START 端置高電平，預(yù)置門開始定時，此時由被測信號的上沿打開計(jì)數(shù)器 CNT1 進(jìn)行計(jì)數(shù)，同時使標(biāo)準(zhǔn)頻 率信號進(jìn)入計(jì)數(shù)器CNT2。 (3) 預(yù)置門定時結(jié)束信號把 CONTRL 的 START 端置為低電平 (由單片機(jī)來完成 )，在被測信號的下一個脈沖的上沿到來時， CNT1 停止計(jì)數(shù)，同時關(guān)斷 CNT2 對fs的計(jì)數(shù)。 (4) 計(jì)數(shù)結(jié)束后， CONTRL 的 EEND 端將輸出低電平來指示測量計(jì)數(shù)結(jié)束，單片機(jī)得到此信號后，即可利用 ADRC()、 ADRB()、 ADRA()分別讀回 CNT1和 CNT2 的計(jì)數(shù)值，并根據(jù)等精度測量公式進(jìn)行運(yùn)算，計(jì)算出被測信號的頻率或周期值。 控制部件設(shè)計(jì) 如圖 所示，當(dāng) D 觸發(fā)器的輸入端 START 為高電平時，若 FIN 端來一個上升沿，則 Q 端變?yōu)楦唠娖?，?dǎo)通 FIN→ CLK1 和 FSD→ CLK2，同時 EEND 被置為高電平作為標(biāo)志；當(dāng) D 觸發(fā)器的輸入端 START 為低電平時，若 FIN端輸入一個脈沖上沿，則 FIN→ CLK1 與 FSD→ CLK2 的信號通道被切斷。 12 D QC L K 2C L R CE E N DC L RF I NS T A R TC L K 1CF S D 圖 測頻與測周期控制部分電路 計(jì)數(shù)部件設(shè)計(jì) 圖 中的計(jì)數(shù)器 CNT1/CNT2 是 32 位二進(jìn)制計(jì)數(shù)器，通過 DSEL 模塊的控制，單 片機(jī)可分 4次將其 32位數(shù)據(jù)全部讀出。 脈沖寬度測量和占空比測量模塊設(shè)計(jì) 根據(jù)上述脈寬測量原理，設(shè)計(jì)如圖 (CONTRL2)所示的電路原理示意圖。 圖 脈沖寬度測量原理圖 13 測量脈沖寬度的工作步驟如下： (1) 向 CONTRL2 的 CLR 端送一個脈沖以便進(jìn)行電路的工作狀態(tài)初始化。 (2) 將 GATE 的 CNL端置高電平，表示開始脈沖寬度測量，這時 CNT2 的輸入信號為 FSD。 (3) 在被測脈沖的上沿到來時， CONTRL2 的 PUL 端輸出高電平，標(biāo)準(zhǔn)頻率信號進(jìn)入計(jì)數(shù)器 CNT2。 (4) 在被測脈沖的下沿到來時， CONTRL2 的 PUL 端輸出低電平，計(jì)數(shù)器 CNT2 被關(guān)斷。 (5) 由單片機(jī)讀出計(jì)數(shù)器 CNT2 的結(jié)果，并通過上述測量原理公式計(jì)算出脈沖寬度。 CONTRL2 子模塊的主要特點(diǎn)是：電路的設(shè)計(jì)保證了只有 CONTRL2 被初始化后才能工作，否則 PUL 輸出始終為零。 只有在先檢測到上沿后 PUL 才為高電平，然后在檢測到下沿時， PUL 輸出為低電平； ENDD 輸出高電平以便通知單片機(jī)測量計(jì)數(shù)已經(jīng)結(jié)束；如果先檢測到下沿， PUL并無變化；在檢測到上沿并緊接一個下沿后， CONTRL2 不再發(fā)生變化直 到下一個初始化信號到來。占空比的測量方法是通過測量脈沖寬度記錄 CNT2 的計(jì)數(shù)值 N1，然后將輸入信號反相，再測量脈沖寬度，測得 CNT2 計(jì)數(shù)值 N2 則可以計(jì)算出： 單片機(jī)主控模塊 硬件電路 設(shè)計(jì) AT89C51 單片機(jī) AT89C51 單片機(jī)是一種帶 4K字節(jié) FLASH 存儲器（ FPEROM— Flash Programmable and Erasable Read Only Memory）的低電壓、高性能 CMOS 8 位微處理器。單片機(jī) 14 的可擦除只讀存儲器可以反復(fù)擦除 1000 次。該器件采用 ATMEL 高密度非易失存儲器制造技術(shù)制造，與工業(yè)標(biāo)準(zhǔn)的 MCS51 指令集和輸出管腳相兼容。由于將多功能 8位 CPU 和閃爍存儲器組合在單個芯片中， ATMEL 的 AT89C51 是一種高效微控制器，它為很多嵌入式控制系統(tǒng)提供了一種靈活性高且價廉的方案。 AT89C51 內(nèi)部主要包含以下部件： （ 1） 一個 8 位 CPU； （ 2） 一個片內(nèi)振蕩器及時鐘電路； （ 3） 4K 字節(jié) ROM 程序存儲器： （ 4） 128 字節(jié) RAM 數(shù)據(jù)存儲器； （ 5） 兩個 16 位定時器 /計(jì)數(shù)器； （ 6） 可尋址 64K 外部數(shù)據(jù)存儲器和 64K外部程序存儲 器空間的控制電路； （ 7） 32 條可編程的 I/O 線（四個 6位并行 I/O 端口） （ 8） 一個可編程全雙工串行口； （ 9） 具有五個中斷源、兩個優(yōu)先級嵌套中斷結(jié)構(gòu)。 AT89C51 單片機(jī)各個管腳作用 ： AT89C51 單片機(jī)各個管腳如 圖 所示： 15 X T A L 218X T A L 119A L E30EA31P S E N29RS T9P 0 .0 /A D 039P 0 .1 /A D 138P 0 .2 /A D 237P 0 .3 /A D 336P 0 .4 /A D 435P 0 .5 /A D 534P 0 .6 /A D 633P 0 .7 /A D 732P 1 .01P 1 .12P 1 .23P 1 .34P 1 .45P 1 .56P 1 .67P 1 .78P 3 .0 /R X D10P 3 .1 /T X D11P 3 .2 /I NT 012P 3 .3 /I NT 113P 3 .4 /T 014P 3 .7 /R D17P 3 .6 /W R16P 3 .5 /T 115P 2 .7 /A 1 528P 2 .0 /A 821P 2 .1 /A 922P 2 .2 /A 1 023P 2 .3 /A 1 124P 2 .4 /A 1 225P 2 .5 /A 1 326P 2 .6 /A 1 427U1A T 8 9 C5 15vX1CR Y S T A LR11k R21 0 kC13 3 p fC23 3 p fC31 0 u f 圖 AT89C51 單片機(jī) 最小系統(tǒng)及 管腳圖 VCC/GND：供電電源。 P0 口：可以被定義為數(shù)據(jù) /地址的低八位，能夠用于外部程序 /數(shù)據(jù)存儲器。在FIASH 編程時， P0 口作為原碼輸入口，當(dāng) FIASH 進(jìn)行校驗(yàn)時， P0 輸出原碼，此時P0外部必須被 拉高。 P1 口：標(biāo)準(zhǔn)輸入輸出 I/O， P1口管腳寫入 1后，被內(nèi)部上拉為高，可用作輸入。在 FLASH 編程和校驗(yàn)時， P1口作為第八位地址接收。 P2 口：既可用于標(biāo)準(zhǔn)輸入輸出 I/O，也可用于外部程序存儲器或數(shù)據(jù)存儲器訪問時的高八位地址。 P2口在 FLASH 編程和校驗(yàn)時接收高八位地址信號和控制信號。 16 P3 口：既可以作標(biāo)準(zhǔn)輸入輸出 I/O，也可作為 AT89C51 的一些特殊功能口： 管腳 備選功能 RXD（串行輸入口） TXD（串行輸出口） /INT0（外部中斷 0） /INT1（外部中斷 1） T0（記時器 0外部輸入） T1（記時器 1外部輸入） /WR（外部數(shù)據(jù)存儲器寫選通） /RD（外部數(shù)據(jù)存儲器讀選通） RST：復(fù)位輸入。當(dāng)振蕩器復(fù)位器件時，要保持 RST 腳兩個機(jī)器周期的高電平時間。 ALE/PROG：當(dāng)訪問外部存儲器時，地址鎖存允許的輸出電平用于鎖存地址的地位字節(jié)。在 FLASH 編程期間，此引腳用于輸入編程脈沖。在平時， ALE 端以不變的頻率周期輸出正脈沖信號，此頻率為振蕩器頻率的 1/6。 PSEN：外部程序存儲器的選通信號。在由外部程序存儲 器取指期間，每個機(jī)器周期兩次 /PSEN 有效。但在訪問外部數(shù)據(jù)存儲器時，這兩次有效的 /PSEN 信號將不出現(xiàn)。 /EA / VPP：當(dāng) /EA 保持低電平時，則在此期間外部程序存儲器（ 0000HFFFFH），不管是否有內(nèi)部程序存儲器。注意加密方式 1 時， /EA 將內(nèi)部鎖定為 RESET；當(dāng) /EA 17 端保持高電平時，此間內(nèi)部程序存儲器。在 FLASH 編程期間，此引腳也用于施加 12V編程電源（ VPP）。 XTAL1：反向振蕩放大器的輸入及內(nèi)部時鐘工作電路的輸入。 XTAL2：來自反向振蕩器的輸出。 74HC138 譯碼器 邏輯原 理圖： A1B2C3E16E24E35Y015Y114Y213Y312Y411Y510Y69Y77U17 4 HC1 3 8 圖 74HC138 譯碼器管腳圖 3 線 8 線譯碼器 74HC138 譯碼器 的功能表： 輸入 輸出 0E 2E 3E 0A 1A 2A 0Y 1Y 2Y 3Y 4Y 5Y 6Y 7Y H X X X H X X X L X X X X X X X X X H H H H H H H H H H H H H H H H H H H H H H H H L L L L L L H H H L H L L L H L L L L H H H L H H H L H H H