【文章內(nèi)容簡(jiǎn)介】 9 0 1 8 1NP N9 0 1 8 2NP NC1( 1 ) 圖 32 放大電路 波形變換和整形電路 為了把要檢測(cè)的正弦波、三角波、方波等各種波形的正負(fù)交替的信號(hào)波形變換成可被單片機(jī)接受的 TTL/CMOS兼容信號(hào)。采用數(shù)字芯片（ 74HC00）。 數(shù)字芯片（ 74HC00)是 TTL2輸入端四與非門，高電平 4V，低電平 1V。其引腳功能如表31所示。 74HC00功能表，如圖表 32所示 。其引腳圖如圖 33 表 31 74HC00引腳功能說明 引腳名稱 說明 引腳名稱 說明 引腳名稱 說明 1A4A 輸入端 1Y4Y 輸出端 GND 地 1B4B 輸入端 VCC 電源 表 32 74HC00功能表 Y=AB 輸入 輸出 輸入 輸出 A B Y H L H L L H H H L L H H 石家莊經(jīng)濟(jì)學(xué)院本科生畢業(yè)設(shè)計(jì) 8 圖 33 74HC00引腳圖 74HC00在轉(zhuǎn)換過程中有正反饋?zhàn)饔茫梢詫⑦呇刈兓徛闹芷谛孕盘?hào)變換為邊沿很陡的矩形脈沖信號(hào)。在數(shù)字系統(tǒng)中，矩形脈沖經(jīng)傳輸后往往會(huì)發(fā)生畸變。引起畸變的原因主要有兩個(gè)方面：一是由干擾信號(hào)引起的；二是由傳輸線路引起的。前一種比較普遍。后一種當(dāng)傳輸線上電容 較大，波形的上升沿和下降沿明顯變壞。也可能由于傳輸線較長(zhǎng)引起振蕩現(xiàn)象；還有可能信號(hào)上出現(xiàn)附加的噪聲。這些都將嚴(yán)重影響到矩形脈沖的實(shí)際效果。 74HC00芯片可以很好地解決這些問題，得到比較理想的矩形脈沖波形。其電路如圖 34所示。在實(shí)際應(yīng)用中，僅僅用到一個(gè)與非門，它的 1腳接高電平， 2腳接通過放大作用放大的輸入信號(hào)， 3腳輸出高低電平的數(shù)字信號(hào)，實(shí)現(xiàn)波形的變換和整形。 高低電平輸出信號(hào)放大輸入信號(hào)高電平1237 4 H C 0 07 4 HC 0 0L11 0 0 u hC31 0 4+5 圖 34 波形變換和整形電路 閘門時(shí)基電路 為了對(duì)數(shù)字信號(hào)的控制，采用數(shù)字芯片（ 74LS08）。 74LS08是兩輸入端四與門 ，其管腳如圖 35，其功能表如表 33。 石家莊經(jīng)濟(jì)學(xué)院本科生畢業(yè)設(shè)計(jì) 9 表 33 74LS08功能表 Y=AB 輸入 輸出 A B Y L L L L H L H L L H H H 圖 35 74LS08引腳圖 在實(shí)際應(yīng)用中，只用到其中的一個(gè)與門，它的 1腳接 74HC00的輸出信號(hào)， 2腳接到單片機(jī)的 ,2腳的電平是高還是低，取決與單片機(jī)。當(dāng) 2腳是低電平時(shí)，無論 74HC00輸出的是高電平，還是低電平，在 74LS08的 3腳都沒有信號(hào)輸出；當(dāng) 2腳是高電平時(shí)，從 74HC00的3腳出來的信號(hào)就通過 74LS08的 1腳傳送到 3腳，然后進(jìn)入下一個(gè)控制電路。 芯片 74LS08在電路中起到一個(gè)開關(guān)的作用，只有在高電平有效時(shí)，才能進(jìn)行信號(hào)的傳輸，起到控制的作用。低電平時(shí)，則無效。其在電路中的應(yīng)用如圖 36。 有效信號(hào)高低電平數(shù)字信號(hào)放大輸入信號(hào)高電平P 3 .11237 4 L S 0 87 4 L S 0 81237 4 H C 0 07 4 H C 0 0 圖 36 閘門時(shí)基電路 分頻電路 為了擴(kuò)展單片機(jī)的頻率測(cè)量范圍實(shí)現(xiàn)寬頻的目地，也為了實(shí)現(xiàn)單片機(jī)頻率測(cè)量和周期測(cè)量的使用統(tǒng)一的輸入信號(hào)。采用數(shù)字芯片 74LS393。 74LS393是雙 4位二進(jìn)制計(jì)數(shù)器。采石家莊經(jīng)濟(jì)學(xué)院本科生畢業(yè)設(shè)計(jì) 10 用兩個(gè)芯片接成級(jí)聯(lián)的方式，組成一個(gè) 8位二進(jìn)制計(jì)數(shù)器，同時(shí)也是分頻比為 256的分頻器，然后將它 們接入單片機(jī)的 P1口。計(jì)數(shù)時(shí)序如表 34。 表 34 74LS393的計(jì)數(shù)時(shí)序 計(jì)數(shù) 輸出 Qd Qc Qb Qa 0 L L L L 1 L L L H 2 L L H L 3 L L H H 4 L H L L 5 L H L H 6 L H H L 7 L H H H 8 H L L L 9 H L L H 10 H L H L 11 H L H H 12 H H L L 13 H H L H 14 H H H L 15 H H H H 74LS393是具有 獨(dú)立時(shí)鐘的雙 4位二進(jìn)制計(jì)數(shù)器，每個(gè)計(jì)數(shù)器都有直接清除，有效提高系統(tǒng)密度，緩沖輸出減小集電極轉(zhuǎn)換的可能性。每個(gè)計(jì)數(shù)器又有個(gè)清除輸入和一個(gè)時(shí)鐘輸入。由于每個(gè)計(jì)數(shù)級(jí)都有并行輸出，所以系統(tǒng)定時(shí)信號(hào)可以獲得輸入計(jì)數(shù)頻率的任何因子。 74LS393的最大計(jì)數(shù)速率可達(dá) 50MHz，與 AT89C52內(nèi)的 T0組成 24位的計(jì)數(shù)器，其最大計(jì)數(shù)值為 242 1=16777215，分辨率將大大提高。其分頻電路如圖 37。 另外，采用 74LS393的好處還在于它的清零端口可以與單片機(jī)的一個(gè)引腳相連， 通過對(duì)單片機(jī)軟件編程實(shí)現(xiàn)分頻器 74LS393的自動(dòng)清零和重新計(jì)數(shù)，就不再需要硬件電路來實(shí)現(xiàn)，簡(jiǎn)化了電路的設(shè)計(jì)。 74LS393A引腳 1連接由 74LS08的 3腳，作為信號(hào)輸入。 2腳與 74LS393B的 2腳相連接到單片機(jī)的 ，作為輸入。 74LS393B的 1腳接到 74LS393A的引腳 6，由74LS393A的 6腳提供時(shí)鐘信號(hào)。 74LS393的輸出端口分別連接到單片機(jī)的 P0口上作為輸入。 石家莊經(jīng)濟(jì)學(xué)院本科生畢業(yè)設(shè)計(jì) 11 信號(hào)輸入P 1 .0P 1 .1P 1 .2P 1 .3P 1 .4P 1 .5P 1 .6P 1 .7INT1T0CL K1Q03Q14Q25Q36MR27 4 L S 3 9 3 A7 4 L S 3 9 3CL K1Q03Q14Q25Q36MR27 4 L S 3 9 3 B7 4 L S 3 9 3R 1 08 2 0R 1 18 2 0R 1 28 2 0R 1 38 2 0R 1 48 2 0R 1 58 2 0R 1 68 2 0R98 2 0 圖 37 分頻電路 最小系統(tǒng) AT89C52 頻率測(cè)量電路選用 AT89C52 作為頻 率計(jì)的信號(hào)處理核心。在眾多的單片機(jī)系列中，AT89C52 是一種低功耗、高性能 CMOS8 位微控制器，具有 8K 在系列可編程 Flash 存儲(chǔ)器。在單芯片上，擁有靈巧的 8 位 CPU 和在系統(tǒng)可編程 Flash，使得 AT89C52 為眾多嵌入式控制應(yīng)用系統(tǒng)提供高靈活、超高效的解決方案。 AT89C52 的管腳如圖 38。 石家莊經(jīng)濟(jì)學(xué)院本科生畢業(yè)設(shè)計(jì) 12 頻率測(cè)量電路選用 AT89C52 作為頻率計(jì)的信號(hào)處理核心。 AT89C52 包含 2 個(gè) 16 位定時(shí) /計(jì)數(shù)器、 1個(gè)具有同步移位寄存器方式的串行輸入 /輸出口和 8K 8位片內(nèi) FLASH 程序存儲(chǔ)器。 16位定時(shí) /計(jì)數(shù)器用于實(shí)現(xiàn)待測(cè)信號(hào)的頻率測(cè)量或者待測(cè)信號(hào)的周期測(cè)量。同步移位寄存器方式的串行輸入 /輸出口用于把測(cè)量結(jié)果送到顯示電路。 8K 8位片內(nèi) FLASH 程序存儲(chǔ)器用于放置系統(tǒng)軟件。 32個(gè) I/O口線使單片機(jī)外圍能最大可能的擴(kuò)展。另外引腳在程序控制下有第二功能，可供設(shè)計(jì)者靈活選擇。如當(dāng)需要系統(tǒng)擴(kuò)展時(shí)，則數(shù)據(jù)線和地址線低8位分時(shí)復(fù)用通道 P0口，地址高 8位和其他信號(hào)可合用通道 P2口，功能變換和選擇由相應(yīng)的指令完成。單片機(jī) I/O引腳一線多功能的特點(diǎn)方便了用戶的設(shè)計(jì)，在組成系統(tǒng)時(shí)可自選擇。 圖 38 AT89C52管腳圖 P1口設(shè)置為接收數(shù)據(jù)端口，通過分頻器 74LS393分頻后依次接到 P1口的 8個(gè)引腳。 P2口的各引腳接到 74LS06的輸入端，用于位驅(qū)動(dòng)； P3口設(shè)置為第二功能。 開啟； ； ； 用于定時(shí)。將 P0口和 P2口設(shè)置為發(fā)送數(shù)據(jù)端口。單片機(jī)復(fù)位端（ RST）可采用采用外部手動(dòng)復(fù)位，實(shí)際操作也很方便。 P0 口： P0口是一個(gè) 8位漏級(jí)開路的雙向 I/O 口。作為輸出口，每位能驅(qū)動(dòng) 8 個(gè) TTL邏輯電平。對(duì) P0 口端口寫“ 1”時(shí)，引腳作高阻抗 輸入。當(dāng)訪問外部程序和數(shù)據(jù)存儲(chǔ)器時(shí)，P0 口也被作為低 8位地址 /數(shù)據(jù)復(fù)用。在這種模式下， P0具有內(nèi)部上拉電阻。 P1口： P1口是一個(gè)具有內(nèi)部上拉電阻的 8位是雙向 I/O口， P1的輸出緩沖級(jí)可驅(qū)動(dòng)（吸收或輸出電流） 4個(gè) TTL邏輯電平。對(duì) P1口寫“ 1”時(shí)，內(nèi)部上拉電阻的原因，將輸出電流ILL。 P2口： P2口是一個(gè)具有內(nèi)部上拉電阻的 8位雙向 I/O口， P2輸出緩沖級(jí)可驅(qū)動(dòng)吸收或輸出電流 4個(gè) TTL邏輯電平。對(duì) P2口寫“ 1”時(shí)，通過內(nèi)部上拉電阻把端口拉高，此時(shí)可以作為輸入口使用。作為輸入使用時(shí)，被外部 拉低的引腳由于內(nèi)部電阻的原因，將輸出電流ILL。 X T A L 218X T A L 119A L E30EA31P S E N29RS T9P 0 .0 /A D 039P 0 .1 /A D 138P 0 .2 /A D 237P 0 .3 /A D 336P 0 .4 /A D 435P 0 .5 /A D 534P 0 .6 /A D 633P 0 .7 /A D 732P 1 .0 /T 21P 1 .1 /T 2 E X2P 1 .23P 1 .34P 1 .45P 1 .56P 1 .67P 1 .78P 3 .0 /R X D10P 3 .1 /T X D11P 3 .2 /I NT 012P 3 .3 /I NT 113P 3 .4 /T 014P 3 .7 /R D17P 3 .6 /W R16P 3 .5 /T 115P 2 .7 /A 1 528P 2 .0 /A 821P 2 .1 /A 922P 2 .2 /A 1 023P 2 .3 /A 1 124P 2 .4 /A 1 225P 2 .5 /A 1 326P 2 .6 /A 1 427U1A T 8 9 C5 2石家莊經(jīng)濟(jì)學(xué)院本科生畢業(yè)設(shè)計(jì) 13 P3 口： P3口是一個(gè)具有內(nèi)部上拉電阻的 8位雙向 I/O 口， P3輸出緩沖級(jí)可驅(qū)動(dòng)（吸收或輸出電流） 4 個(gè) TTL 邏輯電平。對(duì) P3 口寫“ 1”時(shí)，內(nèi)部上拉電阻把端口拉高，此時(shí)可以作為輸入端口使用。作為輸入使用時(shí)，被外部拉低的引腳由于內(nèi)部電阻的原因，將輸出電流 ILL。 P3口除了作為一般、的 I/O 口線外，更重要的是它的第二功能，如表 35 所示。 表 35 P3 口引腳第二功能 引腳號(hào) 第二功能 RXD（串行輸入） TXD（串行輸出） INT0（外部中斷 0） INT1（外部中斷 1） T0（定時(shí)器 0 外部輸入） T1（定時(shí)器 1 外部輸入） WR（外部數(shù)據(jù)存儲(chǔ)器寫選通） RD（外部數(shù)據(jù)存儲(chǔ)器讀選通） RST：復(fù)位輸入。晶振工作時(shí)， RST腳持續(xù) 2個(gè)機(jī)器周期以高電平將使用單片機(jī)復(fù)位。 ALE/PROG：地址鎖存器控制信號(hào)（ ALE）是訪問外部程序存儲(chǔ)器時(shí)，鎖存低 8 位地址的輸出脈沖。在 Flash 編程時(shí)，此引腳（ PROG）也使用作編程輸入脈沖。 PSEN：外部程序 儲(chǔ)存器選通信號(hào)（ PSEN）是外部程序存儲(chǔ)器選通信號(hào)。當(dāng) AT89C52 從外部程序存儲(chǔ)器執(zhí)行外部代碼時(shí)， PSEN 在每個(gè)機(jī)器周期被激活兩次，而在訪問外部數(shù)據(jù)儲(chǔ)存器時(shí)， PSEN 將不被激活。 EA/VPP：訪問外部程序存儲(chǔ)器控制信號(hào)。為使能從 0000H— FFFFH 的外部程序存儲(chǔ)器讀取指令， EA 端必須保持低電平（接地）。為了執(zhí)行內(nèi)部程序指令， EA應(yīng)該接 VCC。 XTA L1：振蕩器反相放大器及內(nèi)部時(shí)鐘發(fā)生器的輸入端。 XTA L2：振蕩器反相放大器的輸出端。 復(fù)位電路 單片機(jī)的復(fù)位電路（如圖 39）在最小系統(tǒng)中有很重要的作用。不管是 置位 還是 復(fù)位，都是為了把電路初始化到一個(gè)確定的狀態(tài) 。它的作用是將工作狀態(tài)初始化到空狀態(tài)， 在單片機(jī)內(nèi)部，復(fù)位的時(shí)候單片機(jī)是把一些寄存器以及存儲(chǔ)設(shè)備裝入廠商預(yù)設(shè)的一個(gè)值。 本設(shè)計(jì)的復(fù)位電路由按鍵復(fù)位和上電復(fù)位兩部分組成。 （ 1）上電復(fù)位： AT89C52單片機(jī)為高電平復(fù)位，在復(fù)位引腳 RST上連接一個(gè)電容到 VCC，再連接一個(gè)電阻到 GND，由此形成一個(gè) RC充放電回路保證單片機(jī)在上電時(shí) RST腳上有足夠時(shí)間的高電平進(jìn)行復(fù)位，隨后回歸到低電平進(jìn)入正常工作狀態(tài)，這個(gè)電阻和電容的值為 8K和。 （ 2）按鍵復(fù)位：按鍵復(fù)位就是在復(fù)位電容上并聯(lián)一個(gè)開關(guān)，當(dāng)開關(guān)按下時(shí)電