基于dds技術的任意波形發(fā)生器的設計(編輯修改稿)
2025-07-16 18:59 本頁面
【文章內容簡介】 率下調功能．(9)極小的28管腳表面封裝形式AD9850主要可用于以下幾個方面：(1)靈活可變的正弦波合成器．(2)可用于數字通信的時鐘恢復和鎖定回路．(3)數控ADC譯碼器．(4)靈活可變的本振合成器。AD9850的管腳介紹AD9850外形圖如下圖：D0 D4 D1 D5D2 D6D3 LSB MSB D7DGND DGNDDVDD DVDDW_CLK RESETFQ_UD IOUTCLKIN IOUTB AGND AGND AVDD AVDD RSET DACBL QOUTB VINPQOUT VINN` 圖7 AD9850的引腳排列圖管腳功能說明：CLKIN：參考時鐘輸入，此時鐘輸入可以是連續(xù)的CMOS序列，也可以是經1/2電源電壓偏置的模擬正弦波輸入。RSET： 是DAC外部電阻RSET連接處，此電阻設置了DAC輸出電流的幅值，一般情況下Iout =10mA , Rset = 3. 9kΩ , Rset 與Iout 的關系式為Iout= 32 。AGND：模擬電路地（模擬電路有DAC和比較器）。DGND：數字電路地。DVDD：數字電路電源。AVDD：模擬電路電源。W_CLK：控制字輸入時鐘，在此時鐘用來并行或串行輸入頻率或相位控制字。FQ_UD：頻率更新時鐘。在此時鐘的上升沿，DDS將刷新已輸入到數據輸入寄存器中的頻率（或相位）字，使數據輸入寄存器歸零。D0～D7：8bits數據輸入。這是一個用于重復輸入32bits頻率和8bits相位/頻率控制字的8bits數據端口，D7是高位，D0是最低位（25腳），它還是40bits串行數據輸入端口。RESRT：重新設置。這是整片重新設置功能，當此腳置高電平時，它清除（除輸入寄存器）的所有寄存器，DAC的輸出在一個追加的時鐘T后變成COSO。IOUT：DAC的模擬電流輸出。IOUTB：DAC的補充模擬電流輸出。DACBL：DAC基準線，這是DAC基準電壓參考。VIN：不轉換電平輸入，這是比較器的同相輸入。VINN：轉換電平輸入，這是比較器的反相輸入。QOUT：輸出為真，這是比較器的真正輸出。QOUTB：輸出補充，這是比較器的補充輸出。AD9850的工作原理:AD9850 內含可編程DDS 系統(tǒng)和高速比較器,能實現(xiàn)全數字編程控制的頻率合成?？删幊藾DS 系統(tǒng)的核心是相位累加器, 它由一個加法器和一個N位相位寄存器組成, N 一般為24～32。每來一個外部參考時鐘,相位寄存器便以步長M 遞加。相位寄存器的輸出與相位控制字相加后可輸入到正弦查詢表地址上。正弦查詢表包含一個正弦波周期的數字幅度信息, 每一個地址對應正弦波中0176?！?60176。范圍的一個相位點。查詢表把輸入地址的相位信息映射成正弦波幅度信號, 然后驅動DAC 以輸出模擬量。相位寄存器每過2N/ M 個外部參考時鐘后返回到初始狀態(tài)一次, 相應地正弦查詢表每經過一個循環(huán)也回到初始位置, 從而使整個DDS 系統(tǒng)輸出一個正弦波。輸出的正弦波周期TO = Tc2N/ M , 頻率fout = Mfc/ 2N ,Tc 、fc 分別為外部參考時鐘的周期和頻率。AD9850 采用32 位的相位累加器將信號截斷成14 位輸入到正弦查詢表,查詢表的輸出再被截斷成10 位后輸入到DAC , DAC 再輸出兩個互補的電流。DAC 滿量程輸出電流通過一個外接電阻RSET調節(jié), 調節(jié)關系為ISET = 32 (1. 248V/ RSET) , RSET的典型值是3. 9kΩ。將DAC 的輸出經低通濾波后接到AD9850 內部的高速比較器上即可直接輸出一個抖動很小的方波。其系統(tǒng)功能如圖8。AD9850 在接上精密時鐘源和寫入頻率相位控制字之后就可產生一個頻率和相位都可編程控制的模擬正弦波輸出, 此正弦波可直接用作頻率信號源或經內部的高速比較器轉換為方波輸出。在125MHz 的時鐘下, 32 位的頻率控制字可使AD9850 的輸出頻率分辨率達0. 0291Hz 。 并具有5位相位控制位,而且允許相位按增量180176。、90176。、45176。、22. 5176。、11. 25176。或這些值的組合進行調整。參考時鐘輸入DAC RSET主復位模擬信號輸出10位DAC高速DDS32位控制字相位和控制字模擬信號輸入頻率更新數據寄存器復位頻率/相位數據寄存器時鐘輸出+字輸入時鐘時鐘輸出數據輸入寄存器并行輸入串行輸入1位408位5 頻率/相位控制數據輸入圖8 AD9850系統(tǒng)的
數學相關推薦
鄂ICP備17016276號-1