【文章內(nèi)容簡介】 限制不嚴(yán)格，程序設(shè)計(jì)自由度大。例如，在MATLAB里，用戶無需對(duì)矩陣預(yù)定義就可使用。 5：程序的可移植性很好，基本上不做修改就可以在各種型號(hào)的計(jì)算機(jī)和操作系統(tǒng)上運(yùn)行。 6：MATLAB的圖形功能強(qiáng)大。在FORTRAN和C語言里，繪圖都很不容易，但在MATLAB里，數(shù)據(jù)的可視化非常簡單。MATLAB還具有較強(qiáng)的編輯圖形界面的能力。 7：MATLAB的缺點(diǎn)是，它和其他高級(jí)程序相比，程序的執(zhí)行速度較慢。由于MATLAB的程序不用編譯等預(yù)處理，也不生成可執(zhí)行文件，程序?yàn)榻忉寛?zhí)行，所以速度較慢。 8：功能強(qiáng)大的工具箱是MATLAB的另一特色。MATLAB包含兩個(gè)部分：核心部分和各種可選的工具箱。核心部分中有數(shù)百個(gè)核心內(nèi)部函數(shù)。其工具箱又分為兩類：功能性工具箱和學(xué)科性工具箱。功能性工具箱主要用來擴(kuò)充其符號(hào)計(jì)算功能，圖示建模仿真功能，文字處理功能以及與硬件實(shí)時(shí)交互功能。功能性工具箱用于多種學(xué)科。而學(xué)科性工具箱是專業(yè)性比較強(qiáng)的，如control,toolbox,signl proceessing toolbox,mumnication toolbox等。這些工具箱都是由該領(lǐng)域內(nèi)學(xué)術(shù)水平很高的專家編寫的，所以用戶無需編寫自己學(xué)科范圍內(nèi)的基礎(chǔ)程序，而直接進(jìn)行高，精，尖的研究。 9：源程序的開放性。開放性也許是MATLAB最受人們歡迎的特點(diǎn)。除內(nèi)部函數(shù)以外，所有MATLAB的核心文件和工具箱文件都是可讀可改的源文件，用戶可通過對(duì)源文件的修改以及加入自己的文件構(gòu)成新的工具箱。我們?cè)O(shè)計(jì)中主要應(yīng)用MATLAB來生成ROM器件中的*.mif表 VHDL簡介VHDL的英文全名是VeryHighSpeed Integrated Circuit Hardware Description Language,誕生于1982年。1987年底，VHDL被IEEE和美國國防部確認(rèn)為標(biāo)準(zhǔn)硬件描述語言 。自IEEE公布了VHDL的標(biāo)準(zhǔn)版本，IEEE1076（簡稱87版)之后，各EDA公司相繼推出了自己的VHDL設(shè)計(jì)環(huán)境，或宣布自己的設(shè)計(jì)工具可以和VHDL接口。此后VHDL在電子設(shè)計(jì)領(lǐng)域得到了廣泛的接受，并逐步取代了原有的非標(biāo)準(zhǔn)的硬件描述語言。1993年，IEEE對(duì)VHDL進(jìn)行了修訂，從更高的抽象層次和系統(tǒng)描述能力上擴(kuò)展VHDL的內(nèi)容，公布了新版本的VHDL，即IEEE標(biāo)準(zhǔn)的10761993版本，（簡稱93版）?，F(xiàn)在，VHDL和Verilog作為IEEE的工業(yè)標(biāo)準(zhǔn)硬件描述語言，又得到眾多EDA公司的支持，在電子工程領(lǐng)域，已成為事實(shí)上的通用硬件描述語言。有專家認(rèn)為，在新的世紀(jì)中，VHDL于Verilog語言將承擔(dān)起大部分的數(shù)字系統(tǒng)設(shè)計(jì)任務(wù)。VHDL主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)，行為，功能和接口。除了含有許多具有硬件特征的語句外，VHDL的語言形式和描述風(fēng)格與句法是十分類似于一般的計(jì)算機(jī)高級(jí)語言。VHDL的程序結(jié)構(gòu)特點(diǎn)是將一項(xiàng)工程設(shè)計(jì)，或稱設(shè)計(jì)實(shí)體（可以是一個(gè)元件，一個(gè)電路模塊或一個(gè)系統(tǒng)）分成外部（或稱可是部分,及端口)和內(nèi)部（或稱不可視部分），既涉及實(shí)體的內(nèi)部功能和算法完成部分。在對(duì)一個(gè)設(shè)計(jì)實(shí)體定義了外部界面后，一旦其內(nèi)部開發(fā)完成后，其他的設(shè)計(jì)就可以直接調(diào)用這個(gè)實(shí)體。這種將設(shè)計(jì)實(shí)體分成內(nèi)外部分的概念是VHDL系統(tǒng)設(shè)計(jì)的基本點(diǎn)。應(yīng)用VHDL進(jìn)行工程設(shè)計(jì)的優(yōu)點(diǎn)是多方面的。（1）：與其他的硬件描述語言相比，VHDL具有更強(qiáng)的行為描述能力，從而決定他成為系統(tǒng)設(shè)計(jì)領(lǐng)域最佳的硬件描述語言。強(qiáng)大的行為描述能力是避開具體的器件結(jié)構(gòu)，從邏輯行為上描述和設(shè)計(jì)大規(guī)模電子系統(tǒng)的重要保證。（2）：VHDL豐富的仿真語句和庫函數(shù)，使得在任何大系統(tǒng)的設(shè)計(jì)早期就能查驗(yàn)設(shè)計(jì)系統(tǒng)的功能可行性，隨時(shí)可對(duì)設(shè)計(jì)進(jìn)行仿真模擬。（3）：VHDL語句的行為描述能力和程序結(jié)構(gòu)決定了他具有支持大規(guī)模設(shè)計(jì)的分解和已有設(shè)計(jì)的再利用功能。符合市場需求的大規(guī)模系統(tǒng)高效，高速的完成必須有多人甚至多個(gè)代發(fā)組共同并行工作才能實(shí)現(xiàn)。（4）：對(duì)于用VHDL完成的一個(gè)確定的設(shè)計(jì)，可以利用EDA工具進(jìn)行邏輯綜合和優(yōu)化，并自動(dòng)的把VHDL描述設(shè)計(jì)轉(zhuǎn)變成門級(jí)網(wǎng)表。（5）：VHDL對(duì)設(shè)計(jì)的描述具有相對(duì)獨(dú)立性，設(shè)計(jì)者可以不懂硬件的結(jié)構(gòu)，也不必管理最終設(shè)計(jì)實(shí)現(xiàn)的目標(biāo)器件是什么，而進(jìn)行獨(dú)立的設(shè)計(jì)。此設(shè)計(jì)中，DDS各模塊的設(shè)計(jì)全是用VHDL語言來編寫的，他是及其重要的硬件描述語言，對(duì)本設(shè)計(jì)起了重要的作用。4 課題的設(shè)計(jì)與仿真 設(shè)計(jì)方案的選擇實(shí)現(xiàn)DDS的三種技術(shù)方案：一、采用高性能DDS單片電路的解決方案隨著微電子技術(shù)的飛速發(fā)展，目前高超 性能優(yōu)良的DDS產(chǎn)品不斷推出，主要有Qualm、AD、Sciteg和Stanford等公司單片電路（monolithic）。Qualm公司推出了DDS系列Q22Q22Q233Q22Q2368，其中Q2368的時(shí)鐘頻率為130MHz，雜散控制為76dBc。美國AD公司也相繼推出了他們的DDS系列：AD9850、AD985可以實(shí)現(xiàn)線性調(diào)頻的AD985兩路正交輸出的AD9854以及以DDS為核心的QPSK調(diào)制器AD985目前取得了極為廣泛的應(yīng)用。型 號(hào)最大工作(MHz)工作電壓（V）最大功耗（mw)備 注AD983225120小型封裝，串行輸入，內(nèi)置D/A轉(zhuǎn)換器。AD983125120低電壓，經(jīng)濟(jì)，內(nèi)置D/A轉(zhuǎn)換器。AD983325～2010個(gè)管腳的uSOIC封裝。AD983450～2520個(gè)管腳的TSSOP封裝并內(nèi)置比較器。AD9835505200經(jīng)濟(jì)，小型封裝，串行輸入，內(nèi)置D/A轉(zhuǎn)換器。AD9830505300經(jīng)濟(jì)，并行輸入，內(nèi)置D/A轉(zhuǎn)換器。AD9850125480內(nèi)置比較器和D/A轉(zhuǎn)換器。AD98531651150可編程數(shù)字QPSK/16QAM調(diào)制器。AD98511803/650內(nèi)置比較器、D/A轉(zhuǎn)換器和時(shí)鐘6倍頻器。AD98523001200內(nèi)置12位的D/A轉(zhuǎn)換器、高速比較器、線性調(diào)頻和可編程參考時(shí)鐘倍頻器。AD98543001200內(nèi)置12位兩路正交D/A轉(zhuǎn)換器、高速比較器和可編程參考時(shí)鐘倍頻器。AD985810002000內(nèi)置10位的D/A轉(zhuǎn)換器、150MHz相頻檢測(cè)器、充電汞和2GHz混頻器。 AD公司的常用DDS芯片選用列表AD9850是AD公司采用先進(jìn)的DDS技術(shù)1996年推出的高集成度DDS頻率合成器，它內(nèi)部包括可編程DDS系統(tǒng)、高性能DAC及高速比較器，能實(shí)現(xiàn)全數(shù)字編程控制的頻率合成器和時(shí)鐘發(fā)生器。接上精密時(shí)鐘源，AD9850可產(chǎn)生一個(gè)頻譜純凈、頻率和相位都可編程控制的模擬正弦波輸出。此正弦波可直接用作頻率信號(hào)源或轉(zhuǎn)換成方波用作時(shí)鐘輸出。AD9850接口控制簡單，可以用8位并行口或串行口經(jīng)、相位等控制數(shù)據(jù)。32位頻率控制字，在125MHz時(shí)鐘下。先進(jìn)的CMOS工藝使AD9850不僅性能指標(biāo)一流，而且功耗少，功耗僅為155mW。擴(kuò)展工業(yè)級(jí)溫度范圍為40～+85攝氏度，其封裝是28引腳的SSOP表面封裝。AD9850采用32位相位累加器，截?cái)喑?4位，輸入正弦查詢表，查詢表輸出截?cái)喑?0位，輸入到DAC。DAC輸出兩個(gè)互補(bǔ)的模擬電流，接到濾波器上。調(diào)節(jié)DAC滿量程輸出電流，需外接一個(gè)電阻Rset，其調(diào)節(jié)關(guān)系是Iset=32（），滿量程電流為10～20mA。二、 采用低頻正弦波DDS單片電路的解決方案Micro Linear公司的電源管理事業(yè)部推出低頻正弦波DDS單片電路ML2035以其價(jià)格低廉、使用簡單得到廣泛應(yīng)用。ML2035特性：（1）輸出頻率為直流到25kHz，（～+），輸出正弦波信號(hào)的峰峰值為Vcc；（2）高度集成化，無需或僅需極少的外接元件支持，自帶3～12MHz晶體振蕩電路；（3）兼容的3線SPI串行輸入口，帶雙緩沖，能方便地配合單片機(jī)使用；（4）增益誤差和總諧波失真很低。ML2035為DIP8封裝，各引腳功能如下：（1）Vss：5V電源；（2）SCK：串行時(shí)鐘輸入，在上升沿將串行數(shù)據(jù)鎖入16位移位寄存器；（3）SID：串行數(shù)據(jù)輸入，該串行數(shù)據(jù)為頻率控制字，決定6腳輸出的頻率；（4）LATI：串行數(shù)據(jù)鎖存，在下降沿將頻率控制字鎖入16位數(shù)據(jù)鎖存器；（5）Vcc：+5電源；（6）Vout：模擬信號(hào)輸出；（7）GND：公共地，輸入、輸出均以此點(diǎn)作為參考點(diǎn)；（8）CLK IN：時(shí)鐘輸入，可外接時(shí)鐘或石英晶體。ML2035生成的頻率較低（0～25kHz），一般應(yīng)用于一些需產(chǎn)生的頻率為工頻和音頻的場合。如用2片ML2035產(chǎn)生多頻互控信號(hào)，并與AMS3104（多頻接收芯片）或ML2031/2032（音頻檢波器）配合，制作通信系統(tǒng)中的收發(fā)電路等?？删幊陶也òl(fā)生器芯片ML2035設(shè)計(jì)巧妙，具有可編程、使用方便、價(jià)格低廉等優(yōu)點(diǎn)，應(yīng)用范圍廣泛。很適合需要低成本、高可靠性的低頻正弦波信號(hào)的場合。ML2037是新一代低頻正弦波DDS單片電路，生成的最高頻可達(dá)500kHz。三、 自行設(shè)計(jì)的基于FPGA芯片的解決方案DDS技術(shù)的實(shí)現(xiàn)依賴于高速、高性能的數(shù)字器件?？删幊踢壿嬈骷云渌俣雀摺⒁?guī)模在、可編程，以及有強(qiáng)大EDA軟件支持等特性，十分適合實(shí)現(xiàn)DDS技術(shù)。Altera是著名的PLD生產(chǎn)廠商，多年來一直占據(jù)著行業(yè)領(lǐng)先的地位。Altera的PLD具有高性能、高集成度和高性價(jià)比的優(yōu)點(diǎn)，此外它還提供了功能全面的開發(fā)工具和豐富的IP核、宏功能外它還提供了功能全面的開發(fā)工具和豐富的IP核、宏功能庫等，因此Altera的產(chǎn)品獲得了廣泛的應(yīng)用。Altera的產(chǎn)品有多個(gè)系列，按照推出的先后順序依次為Classic系列、MAX（Multiple Array Matrix）系列、FLEX（Flexible Logic Element Matrix）系