eda課程設(shè)計--任意波形發(fā)生器(編輯修改稿)
2025-07-08 22:12 本頁面
【文章內(nèi)容簡介】 : STD_LOGIC_VECTOR(3 DOWNTO 0)。 BEGIN PROCESS(clk) BEGIN IF (clk39。EVENT AND clk=39。139。) THEN IF(count=1111) THEN Count = (OTHERS =39。039。)。 ELSE Count = count +1。 END IF 。 END IF 。 END PROCESS。 clk_div2 = count(0)。 clk_div4 = count(1)。 clk_div8 = count(2)。 clk_div16 = count(3)。 END rtl。 頻率選擇模塊 library ieee。 use 。 entity tiaopin is port(s1,s0: in std_logic。 a,b,c,d: in std_logic。 y: out std_logic)。 end tiaopin。 architecture one of tiaopin is signal s: std_logic_vector(1 downto 0)。 signal y_temp: std_logic。 begin s=s1amp。s0。 process(s1,s0,a,b,c,d) begin case s is when 00=y_temp=a。 when 01=y_temp=b。 when 10=y_temp=c。 when 11=y_temp=d。 when others=y=39。X39。 8 end case。 end process。 y=y_
畢業(yè)設(shè)計相關(guān)推薦
鄂ICP備17016276號-1