eda技術(shù)及應(yīng)用教案(編輯修改稿)
2024-12-11 09:25 本頁面
【文章內(nèi)容簡介】 遼寧科技學(xué)院教案 課題名稱 第 3章 Quartus Ⅱ軟件及應(yīng)用 167。 Quartus Ⅱ的使用 167。 Quartus Ⅱ的輸入設(shè)計 課次 第（ 7）次課 課時 2 學(xué)時 課型 理論 （ √ ）； 實驗 （）； 實習(xí) （ √ ）； 實務(wù) （）； 習(xí)題課 （）； 討論 （）；其他（） 教學(xué)目標(biāo) 了解 EDA 軟件開發(fā)工具，熟悉 Quartus Ⅱ軟件，重點掌握利用 Quartus Ⅱ軟件平臺進行 EDA 設(shè)計的方法和步驟。 重點、難點及解決方法 重點 ： 利用 Quartus Ⅱ軟件平臺進行 EDA 設(shè)計的方法和步驟 解決方法 ：通過實驗逐步熟悉 教學(xué)基本內(nèi)容與教學(xué)設(shè)計 一、 Quartus Ⅱ的設(shè)計流程 二、原理圖設(shè)計方法 結(jié)合實驗項目一進行講述 三、 EDA 實驗開發(fā)系統(tǒng) 實驗箱使用注意事項 實驗電路信號資源符號圖說明 電路模式說明 實際應(yīng)用 教學(xué)方法 講授法 教學(xué)手段 課外學(xué)習(xí)安排 復(fù)習(xí) Quartus Ⅱ的使用 參考資料 《 EDA 技術(shù)與 VHDL》潘松、《 EDA 技術(shù)及應(yīng)用》譚會生 學(xué)習(xí)效果評測 課外學(xué)習(xí) 指導(dǎo)安排 D3205 自控教研室 郵件答疑： ；課后答疑 教學(xué)后記 遼寧科技學(xué)院教案 課題名稱 第四章 VHDL 程序設(shè)計 167。 組合邏輯電路設(shè)計 課次 第（ 8）次課 課時 2 學(xué)時 課型 理論 （ √ ）； 實驗 （）； 實習(xí) （）； 實務(wù) （）； 習(xí)題課 （）； 討論 （）；其他（） 教學(xué)目標(biāo) 熟悉 基本門電路 ，掌握 譯碼器 、 編碼器 、 算術(shù)運算電路 及 其它常用組合電路 的設(shè)計方法和步驟 。 重點、難點及解決方法 重點：各種電路的設(shè)計步驟和方法 。 解決方法 ：理論教學(xué)結(jié)合實例講解。 教學(xué)基本內(nèi)容與教學(xué)設(shè)計 時間分配 基本內(nèi)容 教學(xué)設(shè)計 15 分鐘 基本門電路 講解 、舉例 30 分鐘 譯碼器 講解 、舉例 15 分鐘 編碼器 講解 、舉例 15 分鐘 算術(shù)運算器 講解 、舉例 15 分鐘 組合邏輯電路設(shè)計舉例 講解 、舉例 教學(xué)方法 講授法 教學(xué)手段 課外學(xué)習(xí)安排 預(yù)習(xí) 組合邏輯電路設(shè)計的實驗，準(zhǔn)備下節(jié)課上機練習(xí) 參考資料 《 EDA 技術(shù)與 VHDL》潘松、《 EDA 技術(shù)及應(yīng)用》譚會生 學(xué)習(xí)效果評測 課外學(xué)習(xí) 指導(dǎo)安排 D3205 自控教研室 郵件答疑 ： ；課后答疑 教學(xué)后記 遼寧科技學(xué)院教案 課題名稱 練習(xí)一 1 位全加器的設(shè)計 課次 第（ 9）次課 課時 2 學(xué)時 課型 理論 （）； 實驗 （ ）； 實習(xí) （ √ ）； 實務(wù) （）； 習(xí)題課 （）； 討論 （）；其他（） 教學(xué)目標(biāo) 熟悉 Quartus Ⅱ 軟件的基本使用方法 ；掌握 利用 Quartus Ⅱ 進行設(shè)計的流程和方法 ， 學(xué)會利用實驗設(shè)備進行編程下載和結(jié)果驗證。 重點、難點及解決方法 重點 ： 利用 Quartus Ⅱ軟件平臺進行 EDA 設(shè)計的方法和步驟 解決方法 ：通過實驗逐步熟悉 教 學(xué)基本內(nèi)容與教學(xué)設(shè)計 時間分配 基本內(nèi)容 教學(xué)設(shè)計 20 分鐘 理論講解 60 分鐘 練習(xí) 10 分鐘 總結(jié) 教學(xué)方法 講授法、演示法、實驗教學(xué) 教學(xué)手段 課外學(xué)習(xí)
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1