eda技術(shù)實用教程eda課程設(shè)計報告(編輯修改稿)
2025-06-09 18:32 本頁面
【文章內(nèi)容簡介】 E語句實現(xiàn)4選1多路選擇器圖六 用CASE語句實現(xiàn)4選1多路選擇器文本設(shè)計輸入圖七 程序運行編譯結(jié)果圖八 四選一多路選擇器的電路仿真波形圖由上圖可知（s=s1amp。s2）： 當(dāng)s=00時，z=a；當(dāng)s=01時，z=b；當(dāng)s=10時，z=c；當(dāng)s=11時，z=d；實現(xiàn)了四選一功能。圖九 4選1多路選擇器RTL電路圖圖十 4選1多路選擇器Symbol三、用WHEN_ELSE語句實現(xiàn)4選1多路選擇器圖十一 用WHEN_ELSE語句實現(xiàn)4選1多路選擇器文本設(shè)計輸入圖十二 四選一多路選擇器的電路仿真波形圖由上圖可知（sel=b amp。 a）： 當(dāng)sel=00時，q=i0；當(dāng)sel=01時，q=i1；當(dāng)sel=10時，q=i2；當(dāng)sel=11時，q=i3；實現(xiàn)了四選一功能。圖十三 4選1多路選擇器RTL電路圖實驗五、ADC0809采樣狀態(tài)機一、文本設(shè)計輸入（VHDL）法圖一 ADC0809采樣狀態(tài)機文本設(shè)計輸入圖二 程序運行編譯結(jié)果二、RTL電路圖圖三 ADC0809采樣狀態(tài)機RTL電路圖三、ADC0809采樣狀態(tài)圖圖四 ADC0809采樣狀態(tài)圖四、ADC0809采樣狀態(tài)機工作時序圖五 ADC0809采樣狀態(tài)機工作時序圖上圖顯示了一個完整的采樣周期。復(fù)位信號后進入狀態(tài)s0；第二個時鐘上升沿后，狀態(tài)機進入狀態(tài)s1，由start、ale發(fā)出采樣和地址選通的控制信號。而后，eoc由高電平變?yōu)榈碗娖剑珹DC0809的8位數(shù)據(jù)輸出端呈現(xiàn)高阻狀態(tài)“ZZ”。在狀態(tài)s2，等待了clk的數(shù)個時鐘周期之后，eoc變?yōu)楦唠娖?，表示轉(zhuǎn)換結(jié)束；進入狀態(tài)s3，在此狀態(tài)的輸出允許oe被被設(shè)置成高電平。此時ADC0809的數(shù)據(jù)輸出端d[7.. 0]即輸出已經(jīng)轉(zhuǎn)換好的數(shù)據(jù)5EH。在狀態(tài)s4，lock_t發(fā)出一個脈沖，其上升沿立即將d端口的5E鎖入q和regl中。圖六 ADC0809采樣狀態(tài)機Symbol實驗六、11010011序列檢測一、文本設(shè)計輸入（VHDL）法圖一 序列檢測器文本設(shè)計輸入圖二 程序運行編譯結(jié)果二、序列檢測器RTL電路圖圖三 序列檢測器RTL電路圖三、序列檢測器狀態(tài)圖圖四 序列檢測器狀態(tài)圖四、序列檢測器時序仿真波形圖五 序列檢測器時序仿真波形由上圖可知，當(dāng)有正確序列進入時，到了狀態(tài)8時，輸出序列正確標(biāo)志SOUT=1。而當(dāng)下一位數(shù)據(jù)為零時，即DIN=0，進入狀態(tài)四s3（這時測出的數(shù)據(jù)110恰好與原序列數(shù)的頭三位相同）。圖六 序列檢測器Symbol實驗七、兩個8位乘8位的有符號數(shù)乘法器一、文本設(shè)計輸入（VHDL）法圖一 兩個8位乘8位的有符號數(shù)乘法器文本設(shè)計輸入圖二 程序運行編譯結(jié)果圖三 仿真波形由波形可知，在CLK的第4個上升沿后才得到第一個計算數(shù)據(jù)，之前都是0。第4個上升沿
規(guī)章制度相關(guān)推薦
鄂ICP備17016276號-1