多路彩燈設計--eda課程設計(編輯修改稿)
2025-02-12 14:47 本頁面
【文章內(nèi)容簡介】 Temp:=000。 Cllk=not Cllk。 Else Temp:=Temp+39。139。 End If。 End If。 End If。 End process。 Clk=Cllk。 End art。Library ieee。Use 。 Use 。 Entity xskz is Port( Clr:in std_logic。 Clk:in std_logic。 Led:out std_logic_vector(15 downto 0))。End xskz。Architecture art of xskz is Type state is(s0,s1,s2,s3,s4,s5,s6,s7,s8,s9,s10,s11,s12,s13,s14,s15,s16)。 Signal current_state:state。 Signal flower:std_logic_vector(15 downto 0)。 Begin Process(Clr,Clk) Constant f1:std_logic_vector(15 downto 0):=0001000100010001。 Constant f2:std_logic_vector(15 downto 0):=1010101010101010。 Constant f3:std_logic_vector(15 downto 0):=0011001100110011。 Constant f4:std_logic_vector(15 downto 0):=0100100100100100。 Constant f5:std_logic_vector(15 downto 0):=1001010010100101。 Constant f6:std_logic_vector(15 downto 0):=1101101101100110。 Constant f7:std_logic_vector(15 downto 0):=0101010101010101。 Constant f8:std_logic_vector(15 downto 0):=0100100010000100。 Constant f9:std_logic_vector(15 downto 0):=1010010001000010。 Constant f10:std_logic_vector(15 downto 0):=1101110111101111。 Constant f11:std_logic_vector(15 downto 0):=0101101110111101。 Constant f12:std_logic_vector(15 downto 0):=1111000111110000。 Constant f13:std_logic_vector(15 downto 0):=1110011001001010。 Constant f14:std_logic_vector(15 down
教學課件相關推薦
鄂ICP備17016276號-1