eda課程設(shè)計--數(shù)字秒表設(shè)計(編輯修改稿)
2025-07-08 22:12 本頁面
【文章內(nèi)容簡介】 carry_out=39。039。end if。 end process。 cq=cqi。 end architecture art。 2） 編程實現(xiàn)六進制計數(shù)器 六進制計數(shù)器源代碼 ： library ieee。 use 。 use 。 use 。 entity t6 is port(clk: in std_logic。 clr: in std_logic。 ena: in std_logic。 cq: out std_logic_vector(3 downto 0)。 carry_out: out std_logic)。 end entity t6。 architecture art of t6 is signal cqi: std_logic_vector(3 downto 0)。 begin process(clk,clr,ena)is begin if clr=39。139。then cqi=0000。 elsif clk39。event and clk=39。139。then if ena=39。139。then if cqi=0101then cqi=0000。 else cqi=cqi+39。139。end if。 end if。 end if。 end process。 process(cqi)is begin
畢業(yè)設(shè)計相關(guān)推薦
鄂ICP備17016276號-1