freepeople性欧美熟妇, 色戒完整版无删减158分钟hd, 无码精品国产vα在线观看DVD, 丰满少妇伦精品无码专区在线观看,艾栗栗与纹身男宾馆3p50分钟,国产AV片在线观看,黑人与美女高潮,18岁女RAPPERDISSSUBS,国产手机在机看影片

正文內(nèi)容

eda課程設(shè)計--eda課程設(shè)計實驗報告(編輯修改稿)

2025-02-14 21:03 本頁面
 

【文章內(nèi)容簡介】 clk是輸入時鐘端口,reset為輸入復(fù)位端口,q為八位二進制輸出端口。階梯波設(shè)計的是數(shù)據(jù)的遞增是以一定的階梯常數(shù)向上增加,所以輸出的波形呈現(xiàn)是成階梯狀的,而不是,完全呈現(xiàn)是直線增長。模塊程序如下:LIBRARY IEEE。 USE 。 USE 。 ENTITY ladder ISPORT(clk,reset:IN STD_LOGIC。 q:OUT STD_LOGIC_VECTOR(7 DOWNTO 0))。END ladder。ARCHITECTURE behave OF ladder ISBEGINPROCESS(clk,reset)VARIABLE tmp: STD_LOGIC_VECTOR(7 DOWNTO 0)。 定義內(nèi)部變量VARIABLE a: STD_LOGIC。 BEGINIF reset=39。039。 THEN tmp:=00000000。 復(fù)位信號為0,置最小值ELSIF clk39。EVENT AND clk=39。139。 THEN 檢測時鐘上升沿 IF a=39。039。 THEN 判斷a數(shù)值,計數(shù)。 IF tmp=11111111 THENtmp:=00000000。 計數(shù)到最大清零a:=39。139。 ELSEtmp:=tmp+16。 階梯常數(shù)為16,可修改a:=39。139。 END IF。 ELSEa:=39。039。 循環(huán)計數(shù) END IF。 END IF。q=tmp。END PROCESS。 END behave。正弦波模塊正弦波模塊由三個部分組成:6位地址發(fā)生器、正弦信號數(shù)據(jù)ROM和原理圖頂層設(shè)計文件。結(jié)構(gòu)圖如下圖所示:8位波形數(shù)據(jù)輸出上圖所示的信號發(fā)生結(jié)構(gòu)中圖中,包含兩個部分:ROM的地址信號發(fā)生器,由6位計數(shù)器擔(dān)任;一個正弦數(shù)據(jù)ROM,由LPM_ROM模塊構(gòu)成,6位地址線,8位數(shù)據(jù)線,一個周期含有64個8位數(shù)據(jù)。LPM_ROM底層是FPGA中的EAB、ESB或M4K等模塊。地址發(fā)生器的時鐘CLK的輸入頻率F0與每周期的波形數(shù)據(jù)點數(shù)以及D/A輸出頻率F的關(guān)系是:F=F0/64。正弦波產(chǎn)生原理:通過循環(huán)不斷地從波形數(shù)據(jù)ROM文件中依次讀取正弦波一個周期在時域上64個采樣點的波形數(shù)據(jù)送入波形DAC,從而產(chǎn)生正弦波。正弦波的頻率取決于讀取數(shù)據(jù)的速度。圖51 正弦波模塊仿真圖:LIBRARY ieee。USE 。LIBRARY altera_mf。USE 。 使用宏功能庫中的所有元件ENTITY sin_rom IS PORT ( address : IN STD_LOGIC_VECTOR (5 DOWNTO 0)。 inclock : IN STD_LOGIC 。 q : OUT STD_LOGIC_VECTOR (7 DOWNTO 0) )。END sin_rom。ARCHITECTURE SYN OF sin_rom IS SIGNAL sub_wire0 : STD_LOGIC_VECTOR (7 DOWNTO 0)。 COMPONENT altsyncram 例化altsyncram元件,調(diào)用了LPM模塊altsyncram GENERIC ( 參數(shù)傳遞語句 address_aclr_a : STRING。 init_file : STRING。 intended_device_family : STRING。 類屬參量數(shù)據(jù)類型定義 lpm_hint : STRING。 lpm_type : STRING。 numwords_a : NATURAL。 operation_mode : STRING。 outdata_aclr_a : STRING。 outdata_reg_a : STRING。 widthad_a : NATURAL。 width_a : NATURAL。 width_byteena_a : NATURAL )。 PORT ( clock0 : IN STD_LOGIC 。 altsyncram元件接口聲明 address_a : IN STD_LOGIC_VECTOR (5 DOWN
點擊復(fù)制文檔內(nèi)容
高考資料相關(guān)推薦
文庫吧 www.dybbs8.com
備案圖片鄂ICP備17016276號-1